

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-092576

(43) Date of publication of application: 10.04.1998

(51)Int.CI.

H05B 33/14 C08G 61/02 C08L 65/00 C09K 11/06 H01L 33/00 H05B 33/10 H05B 33/22

HO5B 33/26

(21)Application number: 09-116158

(71)Applicant: CAMBRIDGE DISPLAY TECHNOL LTD

(22)Date of filing:

18.04.1997

(72)Inventor: FRIEND RICHARD H

BURROUGHES JEREMY H

BRADLEY DONAL D

(30)Priority

Priority number: 89 8909011

Priority date: 20.04.1989


Priority country: GB

(54) ELECTROLUMINESCENT ELEMENT AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture a highly reliable electroluminescent element which has a wide surface area and whose electric power consumption is low by forming a poly phenylene vinylene PPV film with the thickness within a specified µm range on the surface of a first charge injection contact layer.

SOLUTION: Using a borosilicate glass 1 as a glass substrate, a first electric charge injection contact layer 2 is formed on the upper face of the substrate. This electric charge injection contact layer 2 is formed by thermal evaporation of aluminum through a shadow mask and the resultant substrate is exposed to air to form a thin film surface oxidized layer 3 and the electric charge injection contact layer is thus obtained. Next, a polymer solution is applied to the whole surface area of a joining substrate and while keeping the upper face in a horizontal state, the substrate is rotated at a specified rotation speed on an axis and the resultant substrate coated with a polymer precursor layer is thermally treated in a vacuum oven to convert the precursor into poly phenylene vinylene PPV. The obtained PPV film 4 has 100-300nm thickness. After that, a second electric charge injection contact layer 5 is formed on the PPV film 4 by evaporation of gold or aluminum and an electric charge injection contact layer with 20-30nm thickness is thus obtained.



LEGAL STATUS

[Date of request for examination]

19.05.1997

[Date of sending the examiner's decision of rejection]

16.11.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2000-01724

[Date of requesting appeal against examiner's decision of 14.02.2000 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-92576


(43)公開日 平成10年(1998) 4月10日

(51) Int.Cl. ⁶	識別記号		FΙ				
H05B 33/14			H05B	33/14			
C 0 8 G 61/02			C08G	61/02			
C08L 65/00			C08L	65/00			
C 0 9 K 11/06			C09K	11/06		Z	
H01L 33/00			H01L	33/00		A	
		審查請求	有 蘭才	マダク 数25	FD	(全 12 頁)	最終頁に続く
(21)出願番号	特顧平 9-116158		(71)出願/	人 597063	048		
(62)分割の表示	特願平2-506028の分割			ケンプ	リッジ	ディスプレ	イ テクノロジ
(22)出顧日	平成2年(1990)4月18日			– ij	ミテッ	۴	
				イギリ	ス国、	ケンプリッジ	シーピー1
(31)優先権主張番号	8909011:2			2ジェ	ーヒー	ステーショ	ン ロード 13
(32)優先日	1989年4月20日		(72)発明	者 フレン	ドリ	チャード へ	ンリー
(33)優先権主張国	イギリス(GB)			イギリ	ス国、	ケンプリッジ	シーピー3
				0エイ	チアー	ル シャーロ	ック ロード
				6			
			(74)代理》	人 弁理士	千葉	剛宏(外	1名)
							最終頁に続く

(54) 【発明の名称】 電界発光素子およびその製造方法 (57) 【要約】

【課題】信頼性に富み、広面積化が可能な、しかも低消費電力で廉価に製造できる電界発光素子およびその製造方法を提供する。

【解決手段】ガラス基板1の上面に第1の電荷注入接触層2が形成される。この第1の電荷注入接触層2はアルミニウムを熱蒸着したものである。この第1の電荷注入接触層2の表面に酸化物層3が形成される。さらに、前記酸化物層3の表面にPPV膜4を100から300μmの厚さに形成する。次に、前記PPV膜4上に第2の電荷注入接触層5を設ける。



【特許請求の範囲】

【請求項1】少なくとも一種の共役ポリマーからなる薄い緻密なポリマー膜の形状の半導体層、半導体層の第1の表面と接する第1の接触層および半導体層の第2の表面と接する第2の接触層とからなる電界発光素子であって、半導体層のポリマー膜は、第2の接触層を第1の接触層に対して正にするように半導体層を介して第1および第2の接触層間に電界をかけると、電荷キャリヤが半導体層に注入されて、半導体層から発光がなされるように十分に低い濃度の外部電荷キャリヤを有していることを特徴とする電界発光素子。

【請求項2】請求項1記載の電界発光素子において、共 役ポリマーが式

【化1】

[式中、フェニレン環は、必要に応じてそれぞれ独立してアルキル(好適にはメチル)、アルコキシ(好適にはメチキシまたはエトキシ)、ハロゲン(好適には塩素または臭素)またはニトロの中から選択される1つあるいはそれ以上の置換基を有していてもよい]のポリ(pーフェニレンビニレン) [PPV] であることを特徴とする電界発光素子。

【請求項3】請求項1または2記載の電界発光素子において、薄い緻密なポリマー膜が10nmから5μmまでの範囲の実質的に均一な厚さのものであることを特徴とする電界発光素子素子。

【請求項4】前記請求項のいずれかに記載の電界発光素子において、共役ポリマーが1eVから3.5eVの範囲の半導体バンドギャップを有することを特徴とする電界発光素子。

【請求項5】前記請求項のいずれかに記載の電界発光素子において、ポリマー膜の電界発光領域における共役ポリマーの割合が膜中に存在する共役ポリマー中での電荷移動の浸透しきい値を達成するのに十分であることを特徴とする電界発光素子。

【請求項6】前記請求項のいずれかに記載の電界発光素子において、第1の電荷注入接触層が、その一表面に薄い酸化物層が形成されたアルミニウムの薄層であり、半導体層の第1の表面が前記酸化物層と接触していることを特徴とする電界発光素子。

【請求項7】請求項1乃至5のいずれかに記載の電界発 光素子において、第1の接触層がアルミニウムまたはマ グネシウムと銀との合金からなる群から選択されること を特徴とする電界発光素子。

【請求項8】請求項6記載の電界発光素子において、第 2の電荷注入層がアルミニウムおよび金からなる群から 選択されることを特徴とする電界発光素子。 【請求項9】前記請求項のいずれかに記載の電界発光案子において、第1および第2の電荷注入接触層の少なくとも1つが少なくとも半透明であることを特徴とする電界発光案子。

【請求項10】請求項7記載の電界発光索子において、 第2の接触層が酸化インジウムまたは酸化インジウムス ズからなることを特徴とする電界発光索子。

【請求項11】請求項1乃至5のいずれかに記載の電界発光案子において、第1の接触層が非晶質シリコンからなり、かつ第2の接触層がアルミニウム、金および酸化インジウムからなる群から選択されることを特徴とする
電界発光素子。

【請求項12】前記請求項のいずれかに記載の電界発光 素子において、第1および第2の電荷注入接触層の少な くとも1つが支持基板とも接触していることを特徴とす る電界発光素子。

【請求項13】請求項9記載の電界発光素子において、 支持基板が石英ガラスであることを特徴とする電界発光 案子。

【請求項14】前記請求項のいずれかに記載の電界発光 素子からなるアレイであって、第1および第2の電荷注 入接触層が前記アレイ中で選択的にアドレスされるよう に配置されていることを特徴とするアレイ。

【請求項15】少なくとも1種の共役ポリマーからなる 薄い緻密な重合体膜の形状の半導体層を、前駆体ポリマーの薄膜をポリマー薄膜として基板上に付着させ、次に 付着した前駆体ポリマーを高温に加熱して共役ポリマー を生成する工程によって基体上に付着させ、第1の接触 層の薄層を前記半導体層の第1の表面と接して設け、そ して、第2の接触層の薄膜を前記半導体層の第2の表面 と接して設ける電界発光素子を製造する方法であって、 ポリマー膜が、第2の接触層を第1の接触層に対して正 にするように前記半導体層と接した第1および第2の接 触層間に電界をかけると、電荷キャリヤが半導体層に注 入されて、半導体層から発光がなされるように十分に低 い濃度の外部電荷キャリヤを有していることを特徴とす る電界発光素子の製造方法。

【請求項16】請求項15記載の製造方法において、先ず、支持基板上に前記第1の電荷注入接触層を付着させて複合基板を形成し、前記第1の電荷注入接触層上に薄い緻密なポリマー膜として前記前駆体ポリマーを付着させ、次に複合基板および前駆体ポリマーをポリマー膜中に前記共役ポリマーを生成する高温に加熱し、最後に前記第2の電荷注入接触層をポリマー膜上に付着させることを特徴とする電界発光素子の製造方法。

【請求項17】請求項15または16記載の製造方法に おいて、前駆体ポリマーが可溶性であり、かつスピンコ ーティングによって基板上にポリマー薄膜として付着さ れることを特徴とする電界発光素子の製造方法。

【請求項18】請求項15乃至17のいずれかに記載の

製造方法において、前駆体ポリマーがポリ(pーフェニレンピニレン) [PPV] の前駆体ポリマーであることを特徴とする電界発光案子の製造方法。

【請求項19】請求項15乃至18のいずれかに記載の 製造方法において、薄い緻密なポリマー膜が10nmから5μmまでの範囲の均一な厚さのものであることを特 徴とする電界発光素子の製造方法。

【請求項20】 請求項15乃至19のいずれかに記載の 製造方法において、第1の電荷注入接触層が、その一表 面に薄い酸化物層が形成されたアルミニウムの薄層であ り、この第1の電荷注入接触層の酸化物薄膜が半導体層 の第1の表面と接触して散けられることを特徴とする電 界発光素子の製造方法。

【請求項21】請求項15乃至20のいずれかに記載の 製造方法において、第2の電荷注入層がアルミニウムお よび金からなる群から選択されることを特徴とする電界 発光素子の製造方法。

【請求項22】請求項15乃至19のいずれかに記載の 製造方法において、第1の接触層がアルミニウムおよび マグネシウム/銀の合金からなる群から選択され、且つ 第2の接触層が酸化インジウムであることを特徴とする 電界発光素子の製造方法。

【請求項23】請求項15乃至19のいずれかに記載の 製造方法において、第1の接触層が非晶質シリコンから なり、かつ第2の接触層がアルミニウム、金および酸化 インジウムからなる群から選択されることを特徴とする 電界発光素子の製造方法。

【請求項24】請求項15乃至24のいずれかに記載の 製造方法において、第1および第2の電荷注入接触層が 蒸着によって付着されることを特徴とする電界発光素子 の製造方法。

【請求項25】請求項15乃至24のいずれかに記載の 製造方法において、支持基板が石英ガラスであることを 特徴とする電界発光素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電界発光素子およびその製造方法に関し、一層詳細には、発光層が半導体である電界発光素子およびその製造方法に関する。

[0002]

【従来の技術】電界発光(EL)素子は、電界の影響により発光するよう構成されている。このように使用される半導体における物理的過程に対する一般的な作用は、半導体の相対する電極から半導体に注入される電子一正孔対の放射結合を通して行われる。その一例としては、GaPおよび同様なIII族ーV族半導体を基礎とする発光ダイオードがある。これらの素子は、効果的且つ広範囲に利用されているものの、その大きさが非常に微小であるために大面積ディスプレイに使用するに際しては、困難を伴うばかりか不経済でもある。大面積ディスプレ

イへの使用が可能な代替品の材料は幾種類か知られており、そして無機半導体の中、2 n Sに最も多大な努力が向けられた。この系は無視できない実用上の欠点、第1に信頼性が乏しいという問題がある。2 n Sに係るメカニズムの一例は、強電界下において、半導体を通って1種のキャリヤが加速されることによって、放射発光によって緩和する半導体の局部的励起が生じることであると考えられる。

【0003】有機材料の中、アントラセン、ペリレン、 そしてコロネンのような単体芳香族分子 (simple aromatic molecules) はエレクト ロルミネセンスを示すことが知られている。

【0004】これらの材料の実用上の問題点としては、 ZnSと同様にそれらが信頼性を欠くばかりか、これら の有機層と電流注入電極層(current-inje cting electrode layers)との 接合が困難なことである。

【0005】有機材料の昇華などの技術は、得られる層が軟らかく、再結晶し易く、および上部接触層(topcontact layer)の高温析出に耐えることができないという不利を蒙むる。

【0006】好適に改質された芳香族化合物のラングミュアープロジエット(Langmuir-Blodgett) 蒸着等の技術は膜の品質の劣化、能動物質の希釈、さらには、製造コストの高騰を招く。

【0007】アントラセンを利用した電界発光素子は、 米国特許3,621,321号に開示されている。この 素子は、多量の電力を消費し、且つ低ルミネセンスであ るという不都合を有している。

【0008】改良した素子を提供しようとして、米国特許4,672,265号は、発光層として二層構造を有する電界発光素子を記載している。

【0009】しかしながら、前記二層構造に提案されている物質は、前述の不都合を有する有機材料である。

[0010]

【発明が解決しようとする課題】本発明は、前記の不都合を未然に回避するか、若しくは少なくとも前記不都合を低減化する電界発光素子およびその製造方法を提供することを目的とする。

[0011]

【課題を解決するための手段】本発明の一態様によれば、少なくとも1種の共役ポリマーからなる薄い緻密なポリマー膜の形状の半導体層、半導体層の第1の表面と接する第1の接触層および半導体層の第2の表面と接する第2の接触層とからなる電界発光素子であって、半導体層のポリマー膜は、第2の接触層を第1の接触層に対して正にするように半導体層を介して第1および第2の接触層間に電界をかけると、電荷キャリヤが半導体層に注入されて、半導体層から発光がなされるように十分に低い濃度の外部電荷キャリヤを有していることを特徴と

する電界発光素子が提供される。

【0012】本発明は、適切な接触層から電荷キャリヤを注入することによって共役ポリマー半導体にエレクトロルミネセンスを発揮させることができるという本発明者等による発見に基礎をおくものである。

【0013】共役ポリマーそれ自体は知られている。例えば、光学変調器へのそれらの利用が欧州特許出願0294061号で検討されている。その場合、ポリアセチレンが第1および第2の電極間の変調構造におけるアクティブ層として使用されている。光学変調効果をもたらすアクティブ層に空間電荷領域を形成するように電極の1つとアクティブ層との間に絶縁層を設ける必要がある。空間電荷層が存在するために、その崩壊が発光を行う電子/正孔対の形成が実現不能にされるので、そのような構造はエレクトロルミネセンスを示すことができない。いずれにせよ、欧州特許出願0294061号においてエレクトロルミネセンスが発揮されるということは、光学変調効果がそれによって破壊されるのでまったく望ましくない。

【0014】本発明に係る素子において、共役ポリマー(Coniugated Polymer)はポリ(pーフエニレンビニレン)であるのが好ましく、第1の電荷注入接触層(first charge injection contactlayer)は、一側の表面に薄い酸化物層が形成されたアルミニウムの薄層からなり、半導体層の第1の表面は前記酸化物層と接し、そして第2の電荷注入接触層(second chargeinjection contact layer)はアルミニウムまたは金の薄層である。

【0015】他の実施態様において、共役ポリマーはPPVであり、第1接触層がアルミニウム、若しくはマグネシウムと銀の合金で、第2接触層は、酸化インジウムである。

【0016】さらに別の実施態様では、共役ポリマーは PPVであり、接触層の一つは非晶質シリコンからな り、他方の接触層は、アルミニウム、金、マグネシウム 一銀合金、酸化インジウムからなる群の中から選択され る。

【0017】これらの実施態様は、第1接触層あるいは 第2接触層の中のいずれかを基板に積層し、PPVの薄 層を付与し、そして、その上に前記積層されなかった接 触層を積層することによって達成される。

【0018】好適には、ポリマー腹は、概ね10nmから5μmの範囲の均一な厚さを有し、共役ポリマーは1eVから3.5eVの範囲で半導体バンドギャップを有する。その上、ポリマー膜の電界発光領域における共役ポリマーの割合は、膜内に存在する共役ポリマー中での電荷移動の浸透しきい値を達成するのに十分である。

【0019】本発明の第2の態様によれば、少なくとも 1種の共役ポリマーからなる薄い緻密な重合体膜の形状 の半導体層を、前駆体ポリマーの薄膜をポリマー薄膜として基板上に付着させ、次に付着した前駆体ポリマーを 高温に加熱して共役ポリマーを生成する工程によって基 板上に付着させ、第1の接触層の薄膜を前記半導体層の 第1の表面と接して設け、そして、第2の接触層の薄膜 を前記半導体層の第2の表面と接して設ける電界発光素 子を製造する方法であって、ポリマー膜が、第2の接触 層を第1の接触層に対して正にするように前記半導体層 と接した第1および第2の接触層間に電界をかけると、 電荷キャリヤが半導体層に注入されて、半導体層から発 光がなされるように十分に低い濃度の外部電荷キャリヤ を有していることを特徴とする電界発光素子の製造方法 が提供される。

【0020】共役ポリマーとは、ポリマーの主骨格に沿って非極在π電子系を有するポリマーを意味する。この 非極在化したπ電子系は半導体特性をポリマーに付与 し、また、ポリマーの骨格に沿って高い移動度を有する 正と負の電荷キャリヤを担持する能力をポリマーに与え る。

【0021】そのようなポリマーは、例えば、R. H. フレンドにより、Journal of Molecular Electronies 4 (1988) January-March, No. 1, の第37頁~第46頁で検討されている。

【0022】本発明の基礎となるメカニズムは、以下の とおりである。すなわち、正の接触層は、ポリマー膜に 正の電荷キャリヤを注入し、負の接触層は、ポリマー膜 に負の電荷キャリヤを注入する。これらの電荷キャリヤ は、結合して放射的に崩壊する電荷対を形成する。これ を達成するために、正の接触層は高い仕事関数を有する ように、また、負の接触層は低い仕事関数を有するよう に選択するのが好ましい。従って、負の接触層は、電子 注入材料、例えば、ポリマー半導体層と接して設けら れ、回路を介して外部電位を印加することによってポリ マー半導体に対して負にされたときに、ポリマー半導体 層に電子を注入することができる金属またはドープ半導 体 (doped semiconductor) から構 成される。正の接触層は正孔注入材料、例えば、ポリマ 一半導体層と接して設けられ、回路を介して外部電位を 印加することによってポリマー半導体に対して正にされ た時に、ポリマー半導体層に一般に「正孔」と呼ばれる 正電荷を注入することができる金属またはドープ半導体 から構成される。

【0023】所望のエレクトロルミネセンスを生ずるためには、ポリマー膜は非発光性再結合の中心として作用する欠陥が実質的に存在しないことを必要とする。なぜならば、そのような欠陥はエレクトロルミネセンスを妨害するからである。

【0024】少なくとも1つの接触層は、電荷注入材に加えて、電子対正孔のエレクトロルミネセンス層への注

入比を制御し、且つ放射崩壊が接触層の電荷注入材から 離れて生じることを確実にするのに役立つ材料、好まし くは有機材料の層を含むことができる。

【0025】共役ポリマーの膜は、好適には、単一共役ポリマーあるいは共役ポリマーのセグメントを含む単ーコポリマーから構成される。またあるいは、共役ポリマーからなる膜は、共役ポリマーまたはコポリマーと別の適当なポリマーとの混合物から構成されることも可能である。

【0026】ポリマー膜のさらに好ましい特徴は以下の通りである。

- (i) ポリマーは酸素、湿度、高温にさらされることに 対して安定であるべきである。
- (ii) ポリマー膜は良好な下地層との間の接着性、温度上昇および圧力圧迫を原因とする亀裂の発生に対する阻止能力、並びに縮み、膨張、再結晶あるいは他の形態変化に対する抵抗性を有するべきである。
- (iii) ポリマー膜は、例えば、高結晶性と高融点により、イオン/原子移動工程に対して回復性があるべきである。

【0027】次に、本発明に係る実施態様の一例を、図面を参照しながら記述する。

【0028】共役ポリマー膜は、好適には、下記式のポリ (p-フエニレンビニレン) [PPV]であり、下記式において、フェニレン環は、必要に応じて各々独立してアルキル (好適にはメチル)、アルコキシ (好適には メトキシ若しくはエトキシ)、ハロゲン (好適には塩素若しくは臭素)またはニトロのなかから選択される1つあるいはそれ以上の置換基を有していてもよい。

[0029]

【化2】

【0030】ポリ (p-フエニレンビニレン) から誘導されるその他の共役ポリマーもまた、本発明に係る電界発光素子のポリマー膜として使用されるのに適している。

【0031】以下にそのような誘導体の典型例を示す。

(i) 式Iのフェニレン環を縮合環系に置き換える、例えば、フェニレン環をアントラセンあるいはナフタレン 環系に置換することによって得られる、以下のような構造を示すポリマー。

[0032]

【化3】

[0033]

【化4】

[0034]

【化5】

【0035】これらの代用多環系もまた前記フェニレン環に関して説明した種類の1あるいはそれ以上の数の置換基を有してもよい。

(ii) フェニレン環をフラン環などの複素環系に置換することによって得られる、以下のような構造を示すポリマー.

[0036]

【化6】

【0037】前記のとおり、上記フラン環もフェニレン環に対して先に述べた種類の1あるいはそれ以上の数の置換基を有してもよい。

(iii) 各々のフェニレン環(若しくは上記(i)あるいは(ii)において説明した他の環系)の1つに結合したビニレン部分の数を増やすことによって得られる以下のような構造を示すポリマー。

[0038]

【化7】

【化8】

【0040】 【化9】

$$- \frac{1}{\sqrt{2}} \left\{ CH : CH \right\}^{\frac{1}{\lambda}}$$

【0041】前記構造式において、yは2、3、4、5、6、7を示す。

【0042】同様に、これらの環系は前記種々の置換基を有してもよい。

【0043】これらの種々の異なるPPV誘導体は異なる半導体エネルギーギャップを有する。このことは全可視スペクトル部にわたって異なる波長で発光する電界発光素子を構成することを可能とする。

【0044】共役ポリマー膜は溶液加工または溶融加工可能な「前駆体」ポリマーを化学処理および/または熱処理することによって製造することができる。後者の前駆体ポリマーは引き続いて脱離反応によって共役ポリマーに転化する前に精製または所望の形状に前処理することができる。

【0045】前記の各種のPPV誘導体膜は、適当なスルホニウム前駆体を使用することにより同様に導電性基板に付与することができる。

【0046】一般に、好適には、スルホニウム塩前駆体 (II) よりも有機溶媒に対する溶解度が高いポリマー前 駆体を用いるのが有利な場合がある。アルコキシ基 (通常メトキシ) あるいは、ピリジニウム基のような親水性 の低い基によって前駆体中のスルホニウム部を置き換えることによって有機溶媒に対する溶解度を高めることが 達成できる。

【0047】代表的には、ポリ(フエニレンビニレン)の膜は、図1に示すような反応図式に基づいた方法により、導電性基板上に付与される。スルホニウム塩単量体(II)は、水溶液、水エタノール混液、若しくはメタノール中で前駆体ポリマー(III)に合成される。そのようなプレポリマー(III)の溶液は、ホトレジスト処理のために半導体産業で用いられている一般的なスピンーコーティング技術により導電性基板上に付与することができる。次に、得られた前駆体ポリマー(III)膜は、通例200℃から350℃の温度に加熱することによりポリ(フエニレンビニレン)(I)に転化される。

【0048】 単量体 (II) の化学合成、その前駆体 (II

I)への重合、そしてPPVへの熱転化のために必要な詳細な条件は、文献、例えば、D. D. C. Bradle yによるJ. Phys. D (Applied Physics)、20、1389 (1987) およびJ. D. Stenger Smith、R. W. LenzとG. WegnerによるPolymer、30、1048 (1989) に記載されている。

【0049】ポリ (フェニレンビニレン) 膜は、10nmから10μmの厚さで得られることを見出した。これらのPPV膜は、ごくわずなピンホールしかみられない。PPV膜は、約2.5 eV (500nm) の半導体エネルギーギャップを有する。PPV膜は、強く、室温で酸素とほとんど反応せず300℃を超過する温度で空気以外に安定である。

【0050】前駆体ポリマーの退去基を改質して、脱離反応がさらに別の中間構造を生ずることなく単一反応によって進行することを確実にすることによって材料の秩序化の向上が達成される。従って、例えば、nージアルキルスルホニウム成分をテトラヒドロチオフェニウム成分に置き換えることができる。後者の成分はジアルキルスルフィドに見られるようにアルキルメルカプタンに分解することなく単一の退去基として脱離する。ここに述べる例において、使用する前駆体ポリマーはジアルキルスルホニウム成分をジメチルスルフィドおよびテトラトリエブロチオフェン(tetratryebrothiophene)として選択したものを共に含む。これらの前駆体は共に以下の実施態様に示す素子構造体に使用するのに好適なPPV膜を生じる。

【0051】それ以外の適当な共役ポリマーの膜を形成する材料は、ポリ(フェニレン)である。

【0052】この材料は、5、6ージヒドロキシシクロへキサー1、3ージエンの生化学的に合成される誘導体を出発物質として製造することができる。これらの誘導体は、ラジカル開始剤を使用することによって重合して単一溶媒に溶ける前駆体ポリマーとすることができる。このポリ(フェニレン)の製造は、Ballardetal、J. Chem. Comm. 954 (1983)により詳細に記載されている。

【0053】ポリマー前駆体溶液は、導電性基板上に薄い膜としてスピンコートされ、そしてその後通例140 ℃から240℃の範囲で熱処理されて共役ポリ(フェニレン)ポリマーに転換される。

【0054】ビニル若しくはジエン単量体を用いる共重合もまたフェニレンコポリマーを得るように行うことができる。

【0055】必要な共役ポリマー膜を形成するために使用することができるさらに別の種類の材料は、主共役鎖に結合した巨大な側鎖基の存在によってあるいは共役ポリマーをその1つまたはそれ以上の成分が非共役である共取合体構造に組み入れることによってそれ自体溶液加

工可能であるかまたは溶融加工可能であるかのいずれか である共役ポリマーである。例えば、前者の例には以下 ものがある。

- (a) ポリ(4、4'ージフェニレンジフェニルビニレン) [PDPV] は、両方のビニレンの炭素がフェニル環により置換されているアリーレンビニレンポリマーである。それは、普通の有機溶媒に溶けるので薄い膜を形成できる。
- (b) ポリ (1、4-フェニレン-1-フェニルビニレン) とポリ (1、4-フェニレンジフェニルビニレン) ポリマーはPPVの類似物質であり、それぞれ1つあるいは両方のビニレンの炭素がフェニル基と置換されている。それらは各々有機溶媒に溶け、キャストまたはスピン被覆されて薄膜となる。
- (c) 普通の有機溶媒中で溶液加工可能であり、また、長いアルキル序列(アルキルはオクチルと等しいかそれ以上に長い)に関しては、溶融加工も可能であるポリ(3ーアルキルチオフェン)ポリマー(アルキルは、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル、オクチル、デシル、ウンデシル、ドデシル等のいずれか1つ)。
- (d) ポリ (3ーアルキルピロール) ポリマーはポリ (3ーアルキルチオフェン) ポリマーと類似であること が予想される。
- (e) ブチルよりも大きなアルキルを有するポリ(2、 5-ジアルコキシーp-フェニレッビニレン) ポリマー は溶解加工可能である。
- (f)ポリ(フェニルアセチレン)は主鎖中の水素原子がフェニル基に置換されたポリアセチレンの誘導体である。この置換によって、材料は可溶性にされる。

【0056】ポリマーの必要な加工性を得、導電性基板(電荷注入接触層)上への要求される均一な薄膜の形成を容易にするために共役ポリマーと他のポリマーとのポリマーブレンドを形成するのが適している場合もある。【0057】共役ポリマーの膜を形成するのに、そのようなコポリマーまたはポリマーブレンドを用いるとき、前記共役ポリマーの膜を組み入れる電界発光素子の活性部位は、コポリマーあるいはポリマーブレンドのパーコレイションしきい値と同じかそれ以上に大きい多量の共役ポリマー部位を含まなければならない。

【0058】半導体電界発光層は、異なったバンドギャップおよび/または多数電荷種を有するポリマー層を有する複合層として形成されているので、例えば、電荷注入層から電界発光素子の特定の領域内への注入電荷の集中が達成される。複合層は、ポリマー層の連続析出によって形成することができる。種々の膜がスピンまたはドローコーティングによって共役ポリマーに前駆体の形で付着される場合、共役ポリマーへの転化工程によって膜が不溶性にされるので、その後の層をこの先に付着された膜を溶解することなく同様に付与することができる。

[0059]

【実施例】

「実施例1」図2および図3に関し、電界発光素子を以下のように構成した。

【0060】ガラス基板、例えば、約1mmの石英または、ホウケイ酸塩ガラス1の上面に第1の電荷注入接触層2を形成した。電荷注入接触層は、約20nmの厚さの層を作るためのシャドウマスクを介してアルミニウムを熱蒸着させて形成した。前記シャドウマスクを使用して幅2mm、間隙2mmおよび長さ15mmの一連の平行に並ぶ細片状であるパターンを形成する。得られたアルミニウム電荷注入接触層を次に薄い表面酸化物層3を形成するために空気にさらした。このようにして電荷注入接触層を形成した。

【0061】10~25gのメタノールにつき1gのポリマー濃度のPPVの前駆体メタノール溶液を前記の結合基板にスピンコーティングした。これは、結合基板の全表面にポリマー溶液を塗布し、次にその上面を水平に保持して5000r.p.m.までの速度で軸の回りに回転することによって達成された。次に、得られた基板とポリマー前駆体層を真空オープン中、300℃の温度で12時間加熱した。この熱処理によって、前駆体ポリマーはPPVに変換された。得られたPPV膜4は100から300nmの厚さであった。必要最低限の膜の厚さを膜のコンダクタンスによって設定し、下限は20nm程度である。しかしながら、好ましい厚さの範囲は20nmから1μmの範囲である。

【0062】次に、第2の電荷注入接触層5を、PPV 膜の上に金あるいはアルミニウムを蒸着させて形成した。シャドウマスクを再度使用して、PPV膜の表面上にパターンを形成し、幅2mm、間隙2mm、長さ15 mmの平行に並ぶ一連の細長い小片を第1の電荷注入接触層に直角に回転して形成した。第2の電荷注入接触層の厚さは、20から30nmの範囲であった。このようにして正孔注入接触層を形成した。

機能低下の兆候はなにも示さなかった。

【0064】 素子から出力された光を、格子モノクロメータにより分光し、シリコン光起電力のセルで検出し、そして、測定を室温(20℃)とし、光学通路を有する低温保持装置に素子を保持して低温での両方で行った。その結果を図4に示す。電界発光素子のスペクトルは、ピークが温度によってその位置をわずかにシフトして0、15eVだけ異なって690nmから500nm(1.8eVから2.4eV)のスペクトル範囲で発光することを示している。

【0065】電界発光素子層と比べて低い仕事関数を有するので電子注入接触層として用いるのに適した他の材料は、(非晶質あるいは結晶性)のnードープシリコン、酸化膜を有するシリコン、純粋、若しくは金などの他の金属との合金であるアルカリ、およびアルカリ土類金属類である。また、"n形ドープ"共役ポリマーの薄層を、金属層と電界発光ポリマー層との間に介在させて、電子注入接触層を形成することもできる。

【0066】電界発光層と比べて高い仕事関数を有するので正孔注入層として用いるのに適した他の材料は、インジウム/スズ酸化物(可視スペクトル部で透明である)、白金、ニッケル、パラジウム、および黒鉛である。また、電気化学的に重合されたポリピロール、ポリチオフェン等の"p形ドープ"共役ポリマーの薄膜を金属層と電界発光ポリマー層との間に介在させることによって正孔注入層を形成することもできる。

【0067】前記材料は、以下のように付与することができる。すなわち、白金のような融点温度が特に高い金属を除いた全ての金属は、蒸着により付着させることができる。インジウム/錫の酸化物を含む全ての合金は、DCまたはRFスパッタリング法および電子ビーム蒸着法を用いて付着させることができる。非晶質シリコンの付着はシリコンとホスフィンなどのドーピング剤との混合物からグロー放電付着法によって行うことができる。【0068】以下は、これらの材料を使った構造物の例である。

「実施例2」本実施例の構造物は、ガラス基板上の一連 の層として付着される。まず、導電性であるが透明な酸 化インジウムを酸素の存在下にインジウムターゲットか らイオンービームスパッタリングする方法によって基板 上に付着させた。

【0069】試料は 10^{-8} mbarのベース圧力の低温ポンプ装置中で調製する。ここで使用する全ての付着法に関し、基板は水冷し、室温に保持する。代表的には 2×10^{-4} mbarの酸素圧力の存在下の代表的に0.1nm/秒の付着速度でのインジウムターゲットからのイオンービームスパッタリングによって、代表的に 5×10^{-4} Qcmの抵抗率を有する透明な酸化インジウムの膜が形成された。代表的に、100nmの厚さによって単位面積当たり約50Qの比シート抵抗が与えられる。そ

のような膜は可視スペクトル部において90%より好ま しい光学透過係数を有している。

【0070】これらの膜は、X線および電子解析測定から判定して非晶質構造である。

【0071】次に、PPV層を上記実施例1に記載した 手順を用いて酸化インジウム層上に付着させる。最後 に、アルミニウムの上部接触層を代表的には50nmの 厚さに蒸着によって付着させる。この構造体を操作する と、酸化インジウム接触層が正の接触層として、および アルミニウム接触層が負の接触層として機能する。発光 は酸化インジウム層を通して見られる。

【0072】このようにして構成された、70nmの厚さのPPV層および2mm²の活性領域を有する構造体の結果を図5および図6に示す。発光に関連する電流のしきい値は図5において約14Vであることがわかる。素子の分光的に総和した光出力の強度の変動を図6に電流の関数として示す。

「実施例3」この構造体の製造は上部金属接触層までは上記実施例2と同じである。本実施例では、蒸着によって銀とマグネシウムとの合金を付着させて、負の接触層として作用する上部接触層を形成する。蒸着は1:10のモル比の銀およびマグネシウム粉体の混合物をボート中で加熱することによって実施され、代表的に50nmの厚さの膜が付着された。

【0073】マグネシウムは、小さい仕事関数を有するので、負の電極用の材料として望ましいものである。銀を添加して合金を形成することによって、ポリマー層への金属膜の接着性およびその酸化に対する耐性が改善される。これらの試料の電流/電圧および電界発光特性は、実施例2に記載したものと類似していた。

「実施例4」これらの構造体は負の電極として作用する 非晶質シリコンー水素合金層および正の電極として作用 する酸化インジウムを用いて制作した。アルミニウムま たはクロムの蒸着金属接触層を有するガラス基板を使用 する。次に、非晶質シリコンー水素膜を以下に詳細に説 明する高周波加熱(RF)スパッタリングによって付着 させた。

【0074】使用するRFスパッタリング装置は2つのターゲットおよび液体窒素冷却ゲッターを有し、8cmのターゲットー基板間隔で操作される。処理室は5×10⁻⁸mbarのベース圧力である。マグネトロンターゲットに3mmの厚さにnードープSiウェハ層を担持させる。試料を付着させる前に1~2時間予備スパッタリングすることによってこれらのターゲットを浄化する。上記のようにして製造された基板を、3cmの厚さのCuおよびA1基板の裏側の温度が250~300℃になるように放射加熱する。基板を約6r.p.m.で回転する。使用するスパッタリングガスは0.007~0.013mbarの圧力において30%のH2を含むArであり、蒸着の間連続して処理室に通す。使用するRF

出力は2Wの反射出力を有して250Wである。付着速度は代表的には12nm/分であり、この場合1μmの 腹圧に対し1.5時間の付着時間を要する。

【0076】次に、PPV層を上記実施例1に記載した ように非晶質シリコンー水素層に付与し、引続き実施例 2で記載した手順を用いてこのPPV層の上に直接酸化 インジウム層を付着させた。

【0077】上記工程を用いて製造した面積14mm²、シリコンー水素層の厚さ1μ、PPV層の厚さ40nmおよび酸化インジウム層の厚さ250nmの構造体に関して得られた結果を図7および図8に示す。図7に、順パイアス(酸化インジウム層が正)における素子の電流対電圧特性を、また図8に電流に対する総和光出力の変動を示す。電荷注入および発光は約17Vで開始され、本実施例の場合抵抗性のシリコンー水素層が存在するために、このしきい値を越えた電流の上昇は、例えば図5に示すようにそのような層を有しない構造に見られるよりなだらかである。

【0078】また、この種の構造体は逆バイアス (シリコンー水素接触層に対して酸化インジウム接触層が負) においてより弱い電界発光を示した。しかしながら、順バイアスで操作するのが好ましい。

「実施例5」酸化インジウム最上層を半透明の金または アルミニウム層に置き換えたことを除いて実施例4にお けるように製造した。約20nmの厚さの最上層を有し て製造された構造物はこの接触層を通して発光が見られ た。これらの素子は、上述の各実施例と同様の特性を示 した。

【0079】実施例4の製造方法は、実施例2および実施例3に示した接触層にも適用することができる。

【0080】シリコン/水素層およびインジウム酸化物層を付着するためのそれ自体公知の他の方法がある。シリコンの場合、これは、シランのグロー放電と蒸着を含む。インジウム酸化物の場合、他の可能性として、インジウムと共にスズを含有させて、ここで用いているインジウム酸化物に電気的特性が非常に近似している酸化インジウムスズ(ITO)を生成することが考えられる。付着方法は、蒸着、RFおよび直流スパッタリングを含む。

【0081】電荷注入接触層の厚さの選択は、用いられる付着技術と、接触層における所望の光学的透明度によって決定される。電荷注入の容易性は、電荷注入接触層を複合層として構成することで改善される。この複合層は、正孔および電子を失々注入するための酸化および還

元共役ポリマーの薄膜層を包含する。これらの特別な共役ポリマー層は、活性状態の電界発光ポリマーと同じであっても違っていてもよい。このような物質をドープする方法は、この分野においては周知であり、「導電性ポリマーハンドブック」(ティ・ジェイ・スコッテイム(T. J. Skotheim))に明確に記載されている。

【0082】少なくとも1つの電荷注入接触層は、素子の平面に垂直に発光させるため透明または半透明であるのが好ましい場合があるが、例えば、素子の平面内での放射しか要求されない場合には必ずしもその限りではない。

【0083】製造される電界発光素子のサイズの限界は、スピンコーティングに使用することができる基板のサイズによって決定される。例えば、このようにして直径15cmのシリコンウエファのコーティングが行われている。さらに、広い面積のコーティングを行うためには、ドローコーティングなどの技術がその代わりに用いられる。従って、平方メートルの範囲の面積を有する共役ポリマーを用いた電界発光素子を構成することが実現できる。

【0084】PPVを含む共役ポリマーの少なくともいくつかは、付着工程が蒸着のために非常に高い温度を必要とする金属層の付着、あるいは非晶質シリコン層を付着した後、活性電界発光領域を決定するための写真製版工程を行う等の後処理に耐えることができる。前駆体ポリマーを共役ポリマーおよび要求される電界発光素子のタイプによって決まる基板に付与する方法としてスピンまたはドローコーティングを使用するのがPPVを使用する場合には好ましいが、スピンおよびドローコーティング並びに溶融加工の全てを共役ポリマーを基板上に付着させるのに使用することができる。

【0085】電界発光素子は電界発光が役に立つ種々の 用途に適用することができる。それは従来半導体LED が使用されていたところに使用することができる。それ はまた従来液晶が使用されていたところにも使用するこ とができる。電界発光素子は液晶の望ましい代替物とさ れる多くの特性を有している。

【0086】電界発光素子は液晶ディスプレイと違って発光するので、視覚が広い。さらに、大面積液晶ディスプレイが遭遇した基板の平面性および間隔に関する問題を、大面積LE素子は解決することができる。電界発光素子はマトリックスーアドレス型ディスプレイ、例えば、テレビジョンおよびコンピュータディスプレイに特に適している。マトリックスーアドレス型ディスプレイに使用する電界発光素子の一例を図3に示す。ここでは、各電荷注入接触層が半導体層のいずれかの面に細長くいく筋にも付着され、一方の接触層の細片が他方の接着層の細片と直交している。ディスプレイの画素と呼ばれる個々の電界発光素子、すなわち半導体層の各領域の

マトリックスのアドレス指定は下方の電荷注入接触層中の特定の細片および上方の電荷注入層の前配第1の細片に直角の特定の細片を選択することによって遊成される。さらに、電界発光素子は前記のように応答速度が速いので、テレビジョン受像器として使用するのに適しており、特に発光色を共役ポリマー、またその半導体バンドギャップを選択することによって制御することがで一画なので、混色に適するグリーン、レッドおよびブルー画案を用いるカラーディスプレイが電界発光素子中に異なる共役ポリマーを配置することによって可能となる。

【0087】電界発光素子は、例えば車両ダッシュボードの表示器、調理器またはビデオ記録器の個々の造形を子としても使用することができる。各案子は目的とする用途に要求される形状に製造することができる。さらに、電界発光素子は平らである必要がないので、例えば車両またはである必要がないので、例えば車両またはである。とができる。例えば東子は平らである必要がないのでは、の人は、前駆体ポリマーをがなったができば、ロール上での電界発光では、ロール上での電界発光でである。前駆体ポリマーをでのようなでは、ロール上での電界発光でである。前駆体ポリマーをでのようなでは、ロール上での電界発光でである。前駆体ポリマーをでのようなででの電界を光光である。が、関連に付与するなる。あるいはまた、前駆体ポリマーを、例えばドローコーティング法を用いて予め製造された形基板上に付与することもできる。

【0088】最後に、電界発光素子は、それを光学繊維および/または薄膜導波管と効果的に光学結合させて光源として作用するように準備された構造体上で直接製造する光通信への用途が考えられる。同様な用途が"サイエンス・アンド・テクノロジー・イン・ジャパン"、8

~14頁(1989年7月)に「オプチカル・インフォメーション・プロセッシング」という題名でサトシ・イシハラによって記載されている。

【0089】電界発光素子光源はレーザーとして適切に 使用することができる。

【0090】最後に、光学繊維あるいは、薄膜の凹凸を有する電界発光素子を能率的に光学結合させて光情報を活用すべく、所定の下層上に直接組み合わせることにより光通信に活用されることが予想される。類似の記事として日本のサトシ・イシハラにより1989年7月の"Optical Information Processing"の8頁~14頁の記載がある。

【図面の簡単な説明】

【図1】共役ポリマーを配設するための反応図式を示す 図である。

【図2】本発明に係る電界発光素子の概略図である。

【図3】本発明に係る電界発光素子の概略図である。

【図4】図2並びに図3に記載された素子の発光出力を 示すグラフである。

【図5】本発明の他の実施態様に係る電界発光案子のそれぞれ電流対発光および出力強度対印加電圧を示すグラフである。

【図6】本発明の他の実施態様に係る電界発光素子のそれぞれ電流対発光および出力強度対印加電圧を示すグラフである。


【図7】本発明のさらに他の実施態様に係るそれぞれ電 流出力および電界発光強度を示すグラフである。


【図8】本発明のさらに他の実施態様に係るそれぞれ電 流出力および電界発光強度を示すグラフである。

【図1】

$$FIG. 1$$

$$X \xrightarrow{R} CH_{2} \xrightarrow{CH_{2} - \frac{R}{2}} CH_{2} \xrightarrow{CH_{2} - \frac{R}{2}} CH_{2} \xrightarrow{R} CH_{2}$$





【図5】

【図4】

FIG.4 1.75 7086 nm


2 620 nm

2.25 551nm

2.5 Ε/eV 496nm λ/nm

1.5 62.67nm

FIG. 5




【図7】

FIG. 6 .0015 .0020 建文(A)

【図6】

FIG. 7 ▼ 圧/∨



フロントページの続き

(51) Int. Cl. ⁶

識別記号

H 0 5 B 33/10

33/22

33/26

FΙ

H 0 5 B 33/10

33/22

33/26

(72)発明者 バローグス ジェルミー ヘンリー アメリカ合衆国、ニューヨーク00516 コ ールドスプリング パーソネイジ ストリ ート 11

(72)発明者 ブラッドリー ドナル ドナット コーナ イギリス国、ケンブリッジ シーピー3 0ディー5チャーチル カレッジ (番地な L)



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-176521

(43) Date of publication of application: 02.07.1999

(51)Int.Cl.

H01R 13/648

(21)Application number : 10-248915

(71)Applicant : KEL CORP

(22)Date of filing:

03.09.1998

(72)Inventor: NARUI FUMIO

SHIMADA AKITAKA

AOKI DAIHACHI

(30)Priority

Priority number: 09272274

Priority date : 06.10.1997


Priority country: JP

(54) SHIELDED CONTACT AND CONNECTOR USING IT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a high-speed transmission of a signal with less generation of crosstalk of the signal between the adjacent contacts.

SOLUTION: A contact is composed by covering with a shielding member 30 between a contact part 24 of a contact main body 20 and a connecting leg part 21, and the shielding member 30 is composed of an inner surface insulating layer and an outer surface conductive layer. A connector 1 is composed by holding and lining up a plurality of contacts 2 by means of connector body 10, and a conductive layer of the shielding member 30 is connected to the exterior ground through a grounding wire 35. Therefore, signal crosstalk generated between adjacent contacts 2 can be avoided by the conductive



layer, and there is no fear of generating crosstalk even if contacts 2 are arranged in a small interval to ensure high-speed transmission of signals.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平11-176521

(43)公開日 平成11年(1989)7月2日

(51) Int.CL.6

織別配号

ΡI

HO1R 13/648

HOIR 13/648


審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出劇番号	特顯平10-248915	(71) 出廢人	000105338
			ケル株式会社
(22)出願日	平成10年(1998) 9月3日		東京都多摩市永山 6 丁目17番地 7
		(72)発明者	成并 文雄
(31)優先権主張番号	物額平 9-272274		東京都多摩市永山6-17-7 ケル株式会
(32)優先日	平9 (1997)10月6日		社内
(33)優先權主張国	日本 (J P)	(72)発明者	島田 昭孝
			東京都多摩市永山6-17-7 ケル株式会
			社内
		(72) 発明者	者术 <i>大</i> 八
			東京都多摩市永山6-17-7 ケル様式会
			社内
		(74)代理人	介理士 大西 正悟

(54) 【発明の名称】 シールドコンタクトおよびこれを用いたコネクタ

(52)【要約】

【課題】 隣接するコンタクトとの間での信号のクロストークの発生が少なく、信号の高速伝送を可能とする。 【解決手段】 コンタクト本体20の接触部24および接続劇部21の間においてシールド部約30で覆ってコンタクトが構成され、このシールド部約30が内層側絶縁層と外周側導電層とから構成される。コネクタ1は、複数のコンタクト2をコネクタボディ10により整列保持して構成され、シールド部材30の導電層がグランド 複35を介して外部のグランドに接続される。このため、隣接コンタクトとの間で信号のクロストークの発生を導電層により阻止することができ、このコンタクトを挟ビッチで配設した場合でもクロストークのおそれがなくなり、信号の高速伝送が可能となる。



特開平11-176521

(2)

【特許請求の範囲】

【請求項 】】 遵電材料によって形成され、一端側に相 手コンタクトと当接接続される接触部を有するととも に、他端側にプリント基板の配線パターンや電線等と接 続される接続脚部を有してなるコンタクト本体と、

前記接触部および前記接続脚部の間において前記コンタ クト本体の外周を覆って設けられたシールド部材とから

前記シールド部村が、前記コンタクト本体の外層を覆っ て形成された絶縁材料製の絶縁層とこの絶縁層の外周を 10 【0002】 覆って形成された導電材料製の導電層とから構成されて いることを特徴とするシールドコンタクト。

【請求項2】 前記絶縁層が、前記コンタクト本体の外 園に絶縁材料をコーティングして形成され、

前記導電層が、前記絶縁層の外周に金属メッキを縮され て形成されていることを特徴とする請求項1に記載のシ ールドコンタクト。

【請求項3】 前記絶縁層および前記導電層が、薄いシ ート状の絶縁付斜からなるフィルムの上に薄いシート状

2枚の前記フィルム状シートにより前記コンタクト本体 の中間部を挟むとともに前記2枚のフィルム状シートを 密着させて前記シールド部材が形成されていることを特 敬とする請求項1に記載のシールドコンタクト。

【請求項4】 請求項1~3のいずれかに記載のシール ドコンタクトを複数個、絶縁材料製のコネクタボディに より整列保持して構成されるコネクタであって、

前記コネクタボディの外面から前記シールドコンタクト の中間部の一部および前記接続脚部が突出し、前記コネ 30 が所定値となるように設定される。 クタボディの外面に導電材料製のグランド層が形成さ れ、前記シールドコンタクトの前記外面に突出する部分 において前記導電層と前記グランド層とが当接して接続

前記コネクタがプリント基板等のような取付部材に取り 付けられるときに、前記グランド層が前記取付部材を介 してグランド接続されることを特徴とするコネクタ。

【請求項5】 前記グランド層が前記コネクタボディの 外面に施された金属メッキ層により形成されることを特 徴とする請求項4に記載のコネクタ。

【請求項6】 前記グランド層が前記コネクタボディの 外面に取り付けられた金属板により形成されることを特 敬とする請求項4に記載のコネクタ。

【請求項7】 前記コネクタを前記取付部材に取り付け る時の位置決めとなる位置決めポスが前記コネクタボデ ィの外面に形成されるとともに前記位置決めポスと嵌合 する位置決め孔が前記取付部材に形成されており、前記 グランド層が前記位置決めポスの表面を窺って形成さ れ、前記位置決め孔の内閣にグランド接続された導電材

挿入嵌合させて前記グランド層をグランド接続させるよ うになっていることを特徴とする請求項4に記載のコネ クタ.

【発明の詳細な説明】

[0001]

【発明の層する技術分野】本発明は、コネクタに用いら れ組手コンタクトに当接接続されるコンタクトと、この コンタクトを複数個、整列保持して構成されるコネクタ に関する。

【従来の技術】上記のようなコンタクトを有するコネク **タとしては、図9に示すように構成されたレセプタクル** コネクタ501やプラグコネクタ505が従来から知ら れている。これらのコネクタ501、505は互いに嵌 合して、レセプタクルコネクタ5()1に設けられたレセ プタクルコンタクト502と、プラグコネクタ505に 設けられたプラグコンタクト506とが当接して電気接 続されるようになっている。

【0003】とのような両コンタクト502、506の の絶縁フィルムを重ね合わせたフィルム状シートからな 20 当接接続に際して、接続信頼性を確保するには当接接触 圧を所定圧以上とすることが要求され、この例ではレセ プタクルコンタクト502がプラグコンタクト506に 押されて外方に拡がるように弾性変形するときの弾性力 により接触圧を得ている。このような弾性接触力を確保 するにはレセプタクルコンタクト502の上方への突出 高さは所定高さとなる必要がある。また、両コンタクト の嵌合接続を行うのに必要な接触代を確保するととも必 要であり、この点からもレセプタクルコンタクト502 の上方への突出高さおよびプラグコンタクトの突出長さ

> 【0004】また、このようなレセプタクルコネクタ5 ○1およびプラグコネクタ5○5においては、複数(多 数)のレセプタクルおよびプラグコンタクト502,5 ①6をコネクタボディにより整列保持し、複数の信号伝 送が可能とされている。近時においては、このような多 極化の要求がますます強くなってきており、同時にコネ クタを小型化する要求も強くなってきている。

[0005]

【発明が解決しようとする課題】以上のような要求か 40 ら、コネクタ内においてコンタクトを細くするとともに 挟ビッチで配列するような構成が採用されるようになっ てきているが、コンタクトの接触圧縮保および接触代確 保の要求からコンタクト高さはある程度以上確保する必 要があり、細くて長いコンタクトが使用される傾向にあ る。ところが、このような細くて長いコンタクトを挟げ ッチで配設した場合には、特に信号を高速伝送するとき にクロストークが発生しやすく、高速任送特性が低下す るという問題がある。

【①①06】なお、クロストークを防止して高速伝送特 料製の層を有し、前記位置決めボスを前記位置決め孔に 59 性を向上させるために、例えば、整列保持されたコンタ

http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401=/... 11/30/2004

クトのうちのいくつかをグランド接続して、このように グランド接続されたコンタクトの間に信号伝送用のコン タクトを配設する構成が従来から用いられている。この ようにすれば、クロストークのおそれがなくなり信号の 高速圧送は可能となるが、グランド接続されたコンタク トは信号用として用いることができいため、より多くの コンタクトが必要となりコネクタが大型化するという間 題がある。

3

【0007】本発明はこのような問題に鑑みてなされた ストークの発生が少なく、信号の高速伝送が可能となる ようなコンタクトを提供することを目的とし、さらに、 このようなコンタクトを用いた、クロストークがなくて 高い高速伝送特性を有するコネクタを提供することを目 的としている。

[0008]

【課題を解決するための手段】このような目的達成のた め、本発明のコンタクトは、一端側に接触部を有すると ともに他端側に接続胸部を有してなる導電材料製のコン タクト本体と、接触部および接続胸部の間においてコン 20 【0014】また、コネクタを取付部村に取り付ける時 タクト本体の外層を覆って設けられたシールド部村とか ら構成され、このシールド部材が、コンタクト本体の外 周を覆って形成された絶縁材料製の絶縁層とこの絶縁層 の外層を覆って形成された導電材料製の導電層とから構 蚊されている.

【0009】とのような構成のコンタクトの場合には、 例えば導電層をグランド接続しておけば、隣接コンタク トとの間で信号のクロストークの発生を導電層により阻 止することができ、このコンタクトを終ビッチで配設し た場合でもクロストークのおそれがなくなり、信号の高 30 速伝送が可能となる。

【0010】なお、コンタクト本体の外周に絶縁材料を コーティングして絶縁層を形成し、この絶縁層の外層に 金属メッキを能して導電層を形成することができる。ま た。絶縁層および導電層を薄いシート状の絶縁材料から なるフィルムの上に薄いシート状の絶縁フィルムを重ね 合わせたフィルム状シートから形成しても良く。この場 台には、2枚のフィルム状シートによりコンタクト本体 の中間部を挟むとともにこれら2枚のフィルム状シート も、比較的簡単にシールド部材で覆われたコンタクトを 簡単且つ容易に大置生産することができる。

【①①11】一方、本発明に係るコネクタは、上記のよ うに構成された複数のシールドコンタクトを絶縁材料製 のコネクタボディにより整列保持して構成され、コネク タボディの外面からシールドコンタクトの中間部の一部 と接続胸部が突出し、コネクタボディの外面に導電材料 製のグランド層が形成され、シールドコンタクトにおけ るコネクタボディ外面に突出する部分において導電層と

基仮等のような取付部材に取り付けられるときに、グラ ンド層が取付部村を介してグランド接続される。

【①①12】とのコネクタの場合には、取付部村に取り 付けられた状態でグランド層がこの取付部材を介してグ ランド接続されるため、このグランド層に当接して接続 されている導電層がグランド接続された状態となる。各 シールドコンタクトの中間部は絶縁層で覆われた上にさ らに導電層により覆われているため、導電層がグランド 接続されるとこの導電層により隣接するコンタクトとの ものであり、隣接するコンタクトとの間での信号のクロ 10 間での信号のクロストークが新止される。このため、コ ネクタボディにより整列保持されたコンタクトの間隔が 狭い場合(すなわち、挟ビッチで整列保持されている場 台)でも隣接するコンタクト間でのクロストークが生じ ることがなく、高速伝送特性を向上させることができ

> 【①①13】なお、コネクタボディの外面に形成される グランド層は、コネクタボディの外面に金属メッキを施 したり、コネクタボディの外面に金属板を取り付けたり して、簡単に形成することができる。

の位置決めとなる位置決めポスをコネクタボディの外面 に形成するとともにこの位置決めポスと嵌合する位置決 め孔を取付部科に形成し、グランド層を位置決めポスの 表面を覆って形成し、位置決め孔の内層にグランド接続 された導電材料製の層を形成するのが好ましく、これに より。位置決めポスを位置決め孔に挿入嵌合させるだけ で、簡単にグランド層をグランド接続させることができ る.

[0015]

【発明の実施の形態】以下、図面を参照して本発明に係 るコンタクトおよびこれを用いたコネクタの好ましい実 施形態について説明する。まず、図1~図3を参照して 本発明に係るコンタクトを用いたレセプタクルコネクタ 1 およびプラグコネクタ5について説明する。ここで、 レセプタクルコネクターはレセプタクルコネクタボディ 10により複数のレセプタクルコンタクト2を整列保持 してインサートモールドにより作られている。また、ブ ラグコネクタ5は絶縁材料製のプラグコネクタボディ5 0により複数のプラグコンタクト6を整列保持して構成 を密着させてシールド部科が形成される。いずれの場合 40 されており、ブラグコンタクト6はインサートモールド もしくは圧入によりコネクタボディらりに保持される。 【①①16】レセプタクルコンタクト2は、コンタクト 本体20とシールド部材30とからなり、側面視におけ る形状が略し字状に形成されている。コンタクト本体2 () は導電材料によって形成され、レセプタクルコネクタ ボディ10の前後面11aから側方に突出してクランク 状に折り曲げられた接続脚部21と、この接続脚部21 に繋がって水平に伸びてレセプタクルコンタクト保持孔 15内に位置する保持部22と、この保持部22から直 グランド層とが当接して接続され、コネクタがブリント 50 角に折れ曲がって上方に伸びてレセブタクル側空間13

(4)

ち構成される。

内に突出するリード部23と、このリード部23の先端 に形成された接触部24とからなる。

【0017】リード部23は外方に広がる曲け弾性変形 が可能となるバネ性を有しており、接触部24は内側に 向かって湾曲して形成されており、後述するプラグコネ クタらと当接接触するようになっている。

【0018】とのように形成されたコンタクト本体20 の中間部(保持部22およびリード部23)には、シー ルド部材30が接着されている。シールド部材30は、 に蒸着もしくはコーティングされた電気絶縁性を有する セラミックやプラスチック等の絶縁層31と、この絶縁 層31の外周にメッキされた金やニッケル等の導電層3 2とからなる。

【0019】シールド部村30は、コンタクト本体20 における保持部22およびリード部23の外國(中間部 の外層) にのみ設けられ、基板の配線バターン等に半田 付けされる接続脚部21および相手コンタクトと接触す る接触部2.4には設けられていない。上記のコンタクト 2においては、コンタクト本体20の帽型が0.4mm 程度である場合には、絶縁層31の厚さ t 1は2~10 μ m程度とし、導電圏32の厚さ12は、 $0.1 \sim 2 \mu$ 血程度とすることが望ましい。

【0020】このように構成された複数のレセプタクル コンタクト2がインサートモールドされてレセプタクル コネクタボディ10により整列保持され、レセプタクル コネクタ』が構成される。レセプタクルコネクタボディ 10 は絶縁性を有する樹脂等のモールドにより作られ、 矩形板状の基部11と、この基部11の上に矩形箱状に 上方に延びて形成された外側壁部12とを有する。この 30 ため、基部11の上面側には外側壁部12により囲まれ て上方に関口したレセプタクル側空間 13 が形成され る。臺部11には、基部11の前後面11aからレセブ タクル側空間13に延びてレセプタクルコンタクト2の 中間部が配設保持され、この中間部の外国がシールド部 材30により覆われている。なお、レセプタクルコンタ クト2は、レセプタクルコネクタボディ10において2 列に並んで配設され、その接触部24はレセプタクル側 空間13内に二列に並んで位置する。

【0021】上記インサートモールドに際して、長季方 40 問題なしに行うことが可能となる。 向に延びる一対のグランド線35が図1に示すように配 設され、このグランド線35は全レセプタクルコンタク ト2のシールド部材30に当接接触する。具体的には、 グランド線35はシールド部材30の外周側の導電層3 2に接触し、とのグランド線35は外部においてグラン 下接続されるようになっている。

【0022】次に、このように構成されたレセプタクル コネクタ1と嵌合されるプラグコネクタ5について図2 等を参照して説明する。このプラグコネクタ5は、絶縁 材斜製のプラグコネクタボディ50に複数のプラグコン 50 に示したコンタクトと同一構成であるので、同一部分に

タクト6を二列に並べて保持して構成される。プラグコ ネクタボディ50には、底壁部51、外側壁部52およ びプラグコンタクト保持部54により囲まれるとともに 下方に関口したプラグ側空間53が形成されている。 【0023】プラグコンタクト6は、導電材料によって 形成されたコンタクト本体60と、このコンタクト本体 60の中間部63に彼着されるシールド部材70とから 模成されている。コンタクト本体60は、底壁部51を 貫通するとともにフラグコンタクト保持部5.4に保持さ 図3にその詳細を示すようにコンタクト本体20の外周 10 れてプラグ外側空間53に露出する接触部61と、プラ グコネクタボディ50の外方に突出する接続脚部62 と、接触部61と接続胸部62とを繋ぐ中間部63とか

> 【0024】シールド部村70は、レセプタクルコンタ クト2のコンタクト本体20に被着されているシールド 部付30と同様の構成であり、図4において括弧で囲ん だ番号で示すように、コンタクト本体60の中間部63 の外層を覆う絶縁材料製の絶縁圏71と、この絶縁圏7 1の外周を覆う導電材料製の導電層72とから構成され 20 る。なお、このシールド部付70は、接触部61と接続 胸部62には形成されず、この部分ではコンタクト本体 60が奪出している。

【0025】プラグコネクタボディ50には、図示のよ うに長手方向に延びる一対のグランド線75が配設さ れ、このグランド線75は全プラグコンタクト6のシー ルド部材でのに当接接触する。具体的には、グランド線 75はシールド部材70の外周側の導電層72に接触 し、このグランド線75は外部においてグランド接続さ れるようになっている。

【①026】とのように構成された両コネクタ1、5を 嵌合させると、各コンタクト2、6の接触部24、61 同士が当接して両コンタクト2、6が接続され、信号の 伝達が行われる。このとき、レセプタクルコンタクト2 およびプラグコンタクト6においては、中間部外層がシ ールド部材30、70によって覆われている。このた め、その導電層32,72に接触するグランド線35, 75をグランド接続すれば、隣接するレセプタクルコン タクト2およびプラグコンタクト6間でのクロストーク を防止することができ、高速信号伝送をクロストークの

【()()27】次に、本発明に係るコネクタの異なる実施 形態を、レセプタクルコネクタを例にして、図5 および 図6を参照して説明する。上記実施形態においては、レ セプタクルコンタクト2をインサートモールドして保持 する形式のレセプタクルコネクタ1について説明した が、この実施形態においては、レセプタクルコンタクト 2がレセプタグルコネクタボディ210に圧入して取り 付けられてレセプタクルコネクタ201が構成される。 ここで使用されるレセプタクルコンタクト2は、図1等

同一番号を付してその説明を省略する。

【()()28】レセプタクルコネクタボディ21()は、絶 縁樹脂をモールドして作られ、上方に開口した矩形箱状 空間215を形成する側壁部211.底壁部212およ び左右フランジ部213を有している。また、底壁部2 12の下面212aには金属メッキもしくは導電材料の 塗布により導電線を有するグランド層230が形成され ている。ここで、コネクタボディ201の下面はフラン ジ部213の下面213aの方が下方に突出している が、グランド層230は図示のように、底壁部212の 16 下面212aからフランジ部213の下面まで繋がって 覆っている。 フランジ部213の下面にはプリント基板 に取り付けるときの位置決めポス217がそれぞれ下方 に突出して設けられているが、グランド層230はこの 位置決めポス217の表面も覆って形成されている。

7

【0029】各レセプタクルコンタクト2は下方から接 **觖部24を空間215内に突出させるように圧入されて** 2列に並んで保持される。このため 保持部22 および 接続脚部21はコネクタボディ201の下面側に位置 ィ201の下外面212aのグランド層230に当接す る。このため、シールド部村30の導電層32はグラン 下層230と当接接続される。なお、この接続を補うた め、導電層32とグランド層230との当接部に導電性 ペーストを塗布するのが好ましい。

【0030】とのように構成されたレセプタクルコネク タ201は、プリント基板300に取り付けられる。こ の敢付のため、プリント墓板300には位置決めポス2 1.7を挿入させて受容する位置決め孔302(スルーホ ール)が形成されている。位置決め孔302の内層面に 30 2をレセプタクルコネクタボディにインサートモールド は導電層303が形成され、この導電層303はブリン ト華板300の表面に延び、さらに、配線パターンを介 してアース接続(グランド接続)されている。プリント 基板300の表面には、各レセプタクルコンタクト2の 接続脚部21と接合される配線パターン301が形成さ れており、位置決めポス217を位置決め孔302に挿 入させるとともに接続胸部21を配線パターン21に半 田接合させてレセプタクルコネクタ201がプリント基 板300にサーフェスマウントされるようになってい

【0031】このようにレセプタクルコネクタ201が プリント基板300にサーフェスマウントされた状態 で、位置決めポス217が位置決め孔302に篏合する ので、グランド層230がグランド接続される。この結 果、各レセプタグルコンタグト2のシールド層30を標 成する導電層32がグランド接続される。このため、こ のレセプタクルコネクタ201を、例えば、図2に示す プラグコネクタ5と嵌合して信号伝送を行うときに、導 **電層32により隣接するコンタクト間でのクロストーク** が効果的に防止され、高速伝送特性が向上する。

【①032】なお、この実施形態においては、グランド 層230を金属メッキもしくは導電材料を塗布して形成 されているが、金属板をコネクタボディの下面に貼り付 けて形成しても良い。

【①033】上記の箕施形態においては、シールド部材 30.70を構成する絶練層31,71および導電層3 2、72をコンタクト本体20,60にコーティング、 メッキ等により形成しているが、本発明はこのような構 成に限られるものではなく、コンタクト本体の外層をフ ーィルムで覆ってシールド部村を設けるようにしてもよ い。例えば、図でおよび図8に示すように、コンタクト 本体120の両側から2枚のフィルム状シールド部材1 30で挟縛するように固着して、コンタクト本体120 をシールドしたレセプタグルコンタグト102を形成し てもよい。

【0034】フィルム状シールド部付130は、ポリイ ミドテープ等の電気絶縁性を有する絶縁フィルム131 と、この絶縁フィルム131の片面に固着されたアルミ もしくは銅フィルム等の導電フィルム132とから構成 し、保持部22を覆うシールド部材30はコネクタボデ 20 されている。そして、コンタクト本体120側に絶縁フ ィルム131面が位置するように、コンタクト本体12 0を2枚のフィルム状シールド部材130によって挟持 するようにした状態で接着などにより密着させる。

> 【0035】これにより、コンタクト本体120の外周 にしっかりとフィルム状シールド部村130を接着させ るととができ、また、隣接するコンタクト本体120, 120の間に位置するフィルム状シールド部材130, 130同士もしっかり密着させることができる。従っ て、このように構成されたレセプタクルコンタクト10 してレセプタグルコネクタを形成すれば、コネクタを容 易に製造することができる。

【10036】なお、絶縁フィルム131の表面に導電フ ィルム132を固着したフィルム状シールド部村130 を密着させる代わりに、絶縁フィルムと導電フィルムと をそれぞれ別々に密着させても良い。この場合には、コ ンタクト本体の外周を2枚の絶縁フィルムにより換待し て密着させ、次にこのように絶縁フィルムが密着された コンタクト本体の外層を2枚の導電フィルムにより挟持 40 して密着させてシールド部材が形成される。

【0037】上記のように、コンタクト本体120の外 周にフィルム状シール下部村130を被着させる場合に は、コンタクト本体120の形状は前記コンタクト本体 20のように略し字状に形成されているものよりも、比 較的ストレートな形状に形成されているもののほうが適 している。しかし、複雑な形状に形成されているコンタ クト本体には用いることができないというものではな く、略し字状に形成されているコンタクト本体にももち ろん用いることができる。

50 【0038】上記のように構成されたレセプタクルコネ

(6)

クタ1等においては、シールド部材30,230の厚さ は厚くても12 mm程度とし、フィルム状シールド部材 130を用いた場合でもその厚さは厚くても0.02~ ①、0.3 mmとすることが望ましい。従って、従来のレ セプタクルコンタクトに比べてレセプタクルコンタクト 2.102における寸法の増加が少ないため、従来のレ セプタクルコネクタと同一の構成でレセプタクルコネク タ1等を形成することができる。

9

【0039】このため、レセプタクルコネクタボディ1 状寸法も、従来のレセプタクルコンタクト保持孔の形状 寸法に対して若干の寸法変更を行うだけで良く。レセブ タクルコネクタ1等の製作を容易に行うことができる。 [0040]

【発明の効果】以上説明したように 本発明に係るコン タクトは、コンタクト本体の外周をシールド部村により 覆って構成され、このシールド部材が、コンタクト本体 の外層を覆って形成された絶縁材料製の絶縁層とこの絶 縁層の外周を覆って形成された導電材料製の導電層とか ち構成されているので、導電層をグランド接続しておけ 20 図である。 は、隣接コンタクトとの間で信号のクロストークの発生 を導電層により阻止することができ、このコンタクトを 挟ビッチで配設した場合でもクロストークのおそれがな くなり、信号の高速伝送が可能となる。

【①①4.1】なお、コンタクト本体の外周に絶縁材料を コーティングして絶縁層を形成し、この絶縁層の外層に 金属メッキを施して導弯層を形成することができる。ま た。絶縁層および導電層を薄いシート状の絶縁材料から なるフィルムの上に薄いシート状の絶縁フィルムを重ね 合わせたフィルム状シートから形成しても良く、この場 30 視図である。 台には、2枚のフィルム状シートによりコンタクト本体 の中間部を挟むとともにこれら2枚のフィルム状シート を密着させてシールド部材が形成される。いずれの場合 も、比較的簡単にシールド部材で覆われたコンタクトを 簡単且つ容易に大量生産することができる。

【0042】一方、本発明に係るコネクタは、上記のよ うに構成された複数のシールドコンタクトを絶縁が抖製 のコネクタボディにより整列保持して構成され、導電層 がコネクタボディ外面に形成されたグランド層と当接接 続され、このコネクタが取付部材に取り付けられた状態 40 10、210 レセプタクルコネクタボディ でグランド層が取付部材を介してグランド接続されるた め、コンタクトの導電層がグランド接続され、この導電 層により隣接するコンタクトとの間での信号のクロスト ークが防止される。このため、コネクタボディにより整 列保持されたコンタクトの間隔が狭い場合(すなわち、 挟ビッチで整列保持されている場合)でも隣接するコン

タクト間でのクロストークが生じることがなく、高速伝 送特性を向上させることができる。

【①①43】なお、コネクタボディの外面に形成される グランド層は、コネクタボディの外面に金属メッキを施 したり、コネクタボディの外面に金属板を取り付けたり して、簡単に形成することができる。

【①①4.4】また、コネクタを取付部村に取り付ける時 の位置決めとなる位置決めポスをコネクタボディの外面 に形成するとともにこの位置決めポスと嵌合する位置決 ①等におけるレセフタクルコンタクト保持孔15等の形 10 め孔を取付部材に形成し グランド層を位置決めポスの 表面を覆って形成し、位置決め孔の内層にグランド接続 された導電材料製の層を形成するのが好ましく。とれに より、位置決めポスを位置決め孔に挿入嵌合させるだけ で、簡単にグランド層をグランド接続させることができ

【図面の簡単な説明】

【図】】本発明に係るレセプタクルコネクター例を示す 斜視図である。

【図2】本発明に係るプラグコネクタの一例を示す斜視

【図3】上記レセフタクルおよびプラグコネクタを嵌合 のため対向した状態を示す断面図である。

【図4】本発明に係るコンタクトの一部を拡大して示す 断面図である。

【図5】本発明に係るレセプタクルコネクタの異なる例 を示す側面図である。

【図6】このレセプタクルコネクタを図5の矢印VI-VI に沿って示す断面図である。


【図7】本発明に係るコンタクトの異なる構成を示す斜

【図8】上記コンタクトの図7におけるVIII矢視の拡大 図である。

【図9】従来のレセプタクルおよびプラグコネクタの断 面図である。

【符号の説明】

- 1 レセプタクルコネクタ
- 2、102、202 レセプタクルコンタクト
- 5 プラグコネクタ
- 6 プラグコンタクト
- 20.120 レセプタクルコンタクト本体
- 35 グランド線
- 50 プラグコネクタボディ
- 6() プラグコンタクト本体
- 30.70,130 シールド部材
- 230 グランド層



DIALOG(R) File 352: Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

WPI Acc No: 2002-040573/200205 Related WPI Acc No: 2001-662134

XRPX Acc No: NO2-030055

Driving of active matrix electronic device e.g. mobile telephone, video camera, involves setting length of sustain period in each sub-frame periods to specified value

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME); KIMURA H (KIMU-I)

Inventor: KIMURA H

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
US 20010022565 A1 20010920 US 2001797994 A 20010305 200205 B
JP 2001324958 A 20011122 JP 200163419 A 20010307 200210

Priority Applications (No Type Date): JP 200067793 A 20000310

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

US 20010022565 A1 64 G09G-003/32

JP 2001324958 A 40 G09G-003/30

Abstract (Basic): US 20010022565 A1

NOVELTY - A frame period of a gate signal line is divided into n' sub-frame periods, each having corresponding address periods and sustain periods. The length of the sustain period is controlled and set to specified value in powers of two. Each sub-frame periods has period equivalent to the overlapping of address period with sustain period.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for electronic device.

USE - For driving active matrix electronic device (claimed) using organic light emitting diode (OLED) element such as video camera, digital camera, goggle type display, sound reproduction device specifically a car radio equipment, personal computer, image playback apparatus such as digital video disk (DVD) player, car navigation

system, portable type or domestic sound producing device such as car radio system and audio compo system, notebook personal computer, game equipment, portable information terminal such as mobile computer, mobile telephone, mobile game equipment and electronic book.

ADVANTAGE - Increases duty ratio by arbitrarily setting sustain periods and hence the various problems due to small duty ratio are avoided and the image quality is improved. Avoids suppression of sustain periods and hence reduces the operating frequency of driver circuit and power consumption.

DESCRIPTION OF DRAWING(S) - The figure shows the timing chart of simultaneous selection of gate signal lines.

pp; 64 DwgNo 1A/37

Title Terms: DRIVE; ACTIVE; MATRIX; ELECTRONIC; DEVICE; MOBILE; TELEPHONE; VIDEO; CAMERA; SET; LENGTH; SUSTAINED; PERIOD; SUB; FRAME; PERIOD;

SPECIFIED; VALUE

Derwent Class: P85; T04; W01; W04

International Patent Class (Main): G09G-003/30; G09G-003/32

International Patent Class (Additional): G09G-003/20

File Segment: EPI; EngPI

DIALOG(R) File 347: JAP10

(c) 2002 JPO & JAPIO. All rts. reserv.

07097302 **|mage available** ELECTRONIC DEVICE AND DRIVING METHOD THEREFOR

PUB. NO.:

2001-324958 [JP 2001324958 A]

PUBLISHED:

November 22, 2001 (20011122)

INVENTOR(s): KIMURA HAJIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2001-063419 [JP 20011063419]

FILED:

March 07, 2001 (20010307)

PRIORITY:

2000-067793 [JP 200067793], JP (Japan), March 10, 2000

(20000310)

INTL CLASS:

G09G-003/30; G09G-003/20

ABSTRACT

PROBLEM TO BE SOLVED: To improve the problems starting with a lack of brightness caused by a decrease in a duty ratio (the ratio of the emitting period to the non- emitting period) by using a new driving method and circuit in an electronic device.

SOLUTION: This method and circuit are characterized in that signals are written in pixels of plural different stages within a period for selecting one gate signal line. In such a manner, in the pixels in a certain stage, a high duty ratio is realized by setting an arbitrary sustain (lighting) period by securing a write time to the pixels and then setting arbitrarily to some extent a time from an input to the next input of a signal.

COPYRIGHT: (C) 2001, JPO

?

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号 特開2001-324958

(P2001-324958A)

(43)公開日 平成13年11月22日(2001.11.22)

(51) Int.CL'		識別配号		F I			Ť	~73~h* (参考)
G09G	3/30			G 0 9	G 3/30		K	5 C O 8 O
	3/20	641			3/20		641E	
		642					642D	
		680					680V	
							680A	
			客查請求	未請求	蘭求項の数11	OL	(全40頁)	最終頁に続く


(21)出職番号	特職2001-63419(P2001-63419)	(71)出職人 000153878
(22)出順日	平成13年3月7日(2001.3.7)	株式会社半導体エネルギー研究所 神奈川県原木市長谷398番地
		(72)発明者 木村 華
(31)優先權主張番号	特置2000 —67793 (P2000—67793)	神奈川県厚木市長谷398番地 株式会社半
(32) 優先日	平成12年3月10日(2000.3.10)	導体エネルギー研究所内
(33)優先権主張国	日本 (JP)	F ターム(参考) 50080 AA08 BB05 DD03 EE29 JJ02
		JJ03 JJ04 JJ05 JJ06


(54) 【発明の名称】 電子装置およびその駆動方法

(57) 【要約】

【課題】 電子装置において、新規の駆動方法および回路を用いることにより、デューティー比(発光期間と非発光期間との比)の低下に起因した、輝度不足を始めとした問題点を改善することを目的とする。

【解決手段】 1ゲート信号線選択期間内に、異なる複数段の画素に信号を書き込む点に特徴がある。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、画素への書き込み時間を確保した上である程度任意に設定することにより、サステイン(点灯)期間を任意に設定し、高デューティー比を実現する。





【特許請求の範囲】

【請求項1】1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・、 SF_n を有し、

前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・、 Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、:・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2^0$ として、自発光素子の点灯時間の長さを制御してnビットの階韻制御を行う電子装置の駆動方法において、

n個の前記サプフレーム期間のうち少なくとも1個の前記サプフレーム期間において、前配アドレス(書き込み)期間と前記サステイン(点灯)期間が重複している期間を有することを特徴とする電子装置の駆動方法。

【請求項2】1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 $Ts_1:Ts_2$ 、・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2^{0}$ として、

自発光素子の点灯時間の長さを制御してnビットの階間 制御を行う電子装置の駆動方法において、

前記サブフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

1フレーム期間においては、最大でm×n回の垂直走査が行われることを特徴とする電子装置の駆動方法。

【請求項3】1フレーム期間はn個のサブフレーム期間 SF₁、SF₂、・・・SF_nを有し、

前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 $Ts_1:Ts_2$ 、・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2^{0}$ として、

自発光素子の点灯時間の長さを制御してnビットの階調 制御を行う電子装置の駆動方法において、

前記サプフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われることを特徴とする電子装置の駆動方法。

【請求項4】1フレーム期間はn個のサブフレーム期間

 SF_1 、 SF_2 、・・・ SF_n を有し、 前記サプフレーム期間はそれぞれアドレス(書き込み) 期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点 灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、 前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2^{0}$ として、

自発光素子の点灯時間の長さを制御してn ピットの階調 制御を行う電子装置の駆動方法において、

前記サブフレーム期間内の複数のゲート信号譲選択期間が、それぞれIII個のサブゲート信号譲選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われ、

異なる前記サプフレーム期間における前記アドレス(書き込み)期間が重複する場合に、前記アドレス(書き込み)期間が重複する期間と等しい長さだけリセット信号が入力され、

前記リセット信号が入力されている期間は前記自発光素 子が非点灯状態となることを特徴とする電子装置の駆動 方法。

【請求項5】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された両素部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

n個の前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、 サステイン (点灯) 期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2$ (n-1): 2 (n-2): ・・・: 2 0 として、

前配自発光素子の点灯時間の長さを制御してnビットの 階間制御を行う電子装置において、

n個の前記サプフレーム期間のうち少なくとも1個の前記サプフレーム期間において、前記アドレス(書き込み)期間と前記サステイン(点灯)期間が重複している期間を有することを特徴とする電子装置。

【請求項6】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、···SF $_n$ を有し、

前記サブフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2$ (n-1): 2 (n-2): ・・・: 2

0として、

0として、

自発光素子の点灯時間の長さを制御してnビットの階間 制御を行う電子装置において、

前記サプフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を存するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

1フレーム期間においては、最大でm×n回の垂直走査が行われることを特徴とする電子装置。

【請求項7】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前記サブフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}:\cdots:2$

自発光素子の点灯時間の長さを制御してnビットの階調 制御を行う電子装置において、

前記サプフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサプゲート信号線選択期間を有するとき、

サンゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われることを特徴とする電子装置。

【請求項8】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間SF₁、SF₂、・・・SF_nを有し、

前配サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前配サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、:・・・: $Ts_n=2^{(n-1)}:2^{(n-2)}: \cdot \cdot \cdot :2^{0}$ として、

自発光素子の点灯時間の長さを制御してnビットの階間 制御を行う電子装置において、

前記サブフレーム期間内の複数のゲート信号線選択期間が、それぞれm個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異

なるゲート信号線の選択が行われ、

異なる前記サプフレーム期間における前記アドレス(書き込み)期間が重複する場合に、前記アドレス(書き込み)期間が重複する期間と等しい長さだけリセット信号が入力され、

前記リセット信号が入力されている期間は前記自発光素 子が非点灯状態となることを特徴とする電子装置。

【請求項9】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がa行b列のマトリクス状に配置された画素部とを有し、

前記ソース信号線駆動回路は、少なくとも1個の第1のシフトレジスタ回路と、デジタル映像信号を記憶する第1の記憶回路と、前配第1の記憶回路の出力信号を記憶する第2の記憶回路とを有するソースドライバ回路を複数用いてなり、

前配ゲート信号線駆動回路は、少なくとも1個の第2のシフトレジスタ回路と、少なくとも1個のパッファ回路とを有するゲートドライバ回路を複数用いてなり、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前記サブフレーム期間内の複数のゲート信号線選択期間がm個のサブゲート信号線選択期間を有し、

前記サブゲート信号線選択期間においては最大で1本の ゲート信号線の選択が行われ、

前記ゲート信号譲選択期間においては、最大でm本の異なるゲート信号譲の選択が行われる電子装置において、

1本のソース信号線は第1のスイッチ回路を介して最大 m個の前記ソースドライバ回路と電気的に接続され、

1本の前記ゲート信号線は第2のスイッチ回路を介して 最大加個の前記ゲートドライバ回路と電気的に接続され、

前記ソース信号線駆動回路は最大b×m個の前記ソース ドライバ回路を有し、

前記ゲート信号線駆動回路は最大a×m個の前記ゲート ドライバ回路を有し、

前記第1のスイッチ回路は、1個のドットデータ書き込み期間において、電気的に接続されたm個の前記ソースドライバ回路のうち1個のみを選択して前期ソース信号線と接続して信号の書き込みを行い、

前記第2のスイッチ回路は、1個のサブゲート信号線選択期間において、電気的に接続されたm個の前配ゲートドライバ回路のうち1個のみを選択して前期ゲート信号線と接続してゲート信号線の選択を行うことを特徴とする電子装置。

【請求項10】請求項1乃至請求項4のいずれか1項に 記載の電子装置の駆動方法を用いることを特徴とするE Lディスプレイ、ビデオカメラ、ヘッドマウントディス プレイ、DVDプレーヤ、パーソナルコンピュータ、携 帯電話、またはカーオーディオ。

【請求項11】請求項5乃至請求項9のいずれか1項に

記載の電子装置を用いることを特徴とするELディスプレイ、ビデオカメラ、ヘッドマウントディスプレイ、D VDプレーヤ、パーソナルコンピュータ、携帯電話、またはカーオーディオ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子装置および電子装置の駆動方法に関する。本発明は、特に、絶縁基板上に作成される薄膜トランジスタ(TFT)を有するアクティブマトリクス型電子装置の駆動方法に関する。アクティブマトリクス型電子装置の中でも、特に、EL Electro Lumine scence)素子を始めとする自発光素子を用いたアクティブマトリクス型電子装置およびアクティブマトリクス型電子装置の駆動方法に関する。

【0002】EL案子は、エレクトロルミネッセンス (Electro Luminescence:電場を加えることで発生する ルミネッセンス) が得られる有機化合物を含む層(以下、EL層と配す)と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明はどちらの発光を用いた発光装置にも適用可能である。

【0003】なお、本明細書では、陽極と陰極の間に設けられた全ての層をEL層と定義する。EL層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極等の順に積層した構造を有していることもある。

【0004】また、本明細書中では、陽極、EL層、及び陰極で形成される素子をEL素子と呼ぶ。

[0005]

【従来の技術】近年、LCD(液晶ディスプレイ)に替わるフラットディスプレイとして、ELディスプレイが注目を集めており、活発な研究が行われている。

【0006】LCDには、駆動方式として大きく分けて2つのタイプがあった。1つは、STN-LCDなどに用いられているパッシプマトリクス型であり、もう1つは、TFT-LCDなどに用いられているアクティプマトリクス型であった。ELディスプレイにおいても、同様に、大きく分けて2種類の駆動方式がある。1つはパッシブ型、もう1つがアクティブ型である。

【0007】パッシブ型の場合は、EL素子の上部と下部とに、電極となる配線が配置されている。そして、その配線に電圧を順に加えて、EL素子に電流を流すことによって点灯させている。一方、アクティブ型の場合は、各画素にトランジスタを有し、各画素内で信号を保

持出来るようになっている。

【0008】アクティブ型EL表示装置の概略図を図21(A)に示す。基板2150上に、ソース信号線駆動回路2151、ゲート信号線駆動回路2152、画素部2153が配置されている。ゲート信号線駆動回路は、図21(A)では画素部の両側に配置されているが、片側配置としても良い。表示装置を駆動する信号は、フレキシブルブリントサーキット flexible Print Circuit: FPC) 2154より、各駆動回路へと入力される。

【0009】図21 (B) は、画素部2153の一部を 拡大したものであり、3×3画素を示している。点線枠 2100で囲われた部分が1面素である。2101は、 画素に信号を書き込む時のスイッチング素子として機能 するTFT(以下、スイッチング用TFTという)であ る。図21では、スイッチング用TFTはnチャネル型 になっているが、pチャネル型でも構わない。2102 はEL素子2103に供給する電流を制御するための素 子(電流制御素子)として機能するTFT(以下、EL 駆動用TFTという)である。EL駆動用TFTがpチ ャネル型である場合、EL素子2103の陽極と電流供 給線2107との間に配置される。別の構成方法とし て、nチャネル型を用いたり、EL素子2103の陰極 と陰極配線との間に配置したりすることも可能である。 しかし、トランジスタの動作としてソース接地が良いこ と、EL案子2103の製造上の制約などから、EL版 動用TFTにはpチャネル型を用い、EL素子2103 の陽極と電流供給線2107の間にEL駆動用TFTを 配置する方式が最善であり、多く採用されている。21 04は、ソース信号線2106から入力される信号(電 圧)を保持するための保持容量である。図21(B)で の保持容量2104の一方の端子は、電流供給線210 7に接続されているが、専用の配線を用いることもあ る。スイッチング用TFT2101のゲート電極には、 ゲート信号線2105が、ソース領域には、ソース信号 線2106が接続されている。また、EL駆動用TFT 2102のソース領域とドレイン領域には、一方にEL 素子2103の陽極が、残る一方に電流供給線2107 が接続されている。

【0010】アクティブ型ELディスプレイにおけるEL素子の動作について述べる。図22(A)に、EL素子を流れる電流とEL素子の輝度の関係を示す。図22(A)から分かる通り、EL素子の輝度は、EL素子に流れる電流にほぼ正比例して大きくなる。よって、以後は、主にEL素子に流れる電流について議論することにする。次に、図22(B)、図22(C)にEL素子の電圧一電流特性を示す。EL素子は、あるしきい値を超えた電圧が印加されると、指数的に大きな電流が流れるようになる。別の見方をすると、EL素子を流れる電流をでしても、EL素子に印加される電圧値はあまり

変化しない。一方、EL素子に印加される電圧値が少しでも変化すると、EL素子を流れる電流量は大きく変化する。よって、EL素子に印加される電圧値を制御することにより、EL素子を流れる電流量、つまり、EL素子の輝度を制御することは困難である。そこで、EL素子においては、EL素子を流れる電流量を制御することによって輝度を制御している。

【0011】図23を参照する。図23(A)は、図21におけるEL素子の函素部において、EL駆動用TFT2102およびEL素子2103の構成部分のみを図示したものであり、電流供給線2301、陰極配線2302、EL駆動用TFT2304、およびそのゲート電極2303、EL素子2305で表される。図23

(B) には、図23(A) の回路の動作点を分析するための電圧電流特性を示す。ここで、EL素子2305に印可されている電圧を V_{BL} 、電流供給線2301の電位を V_{CND} (=0

[V])、EL駆動用TFT2304のソース・ドレイン間電圧を V_{DS} 、EL駆動用TFT2304のゲート電極2303と電流供給線2301との間の電圧、つまり EL駆動用TFT2304のゲート・ソース間電圧を V_{CS} とする。ここでは、説明を明確とするため、EL駆動用TFT2304は D_{CS} 中ネル型を用いているものとし、ソース端子は電圧の高い方の端子、ドレイン端子は電圧の低い方の端子とする。図23(B)から分かるように、EL駆動用TFT2304のゲート・ソース間電圧の絶対値 | V_{CS} | が大きくなるにつれて、EL駆動用TFT2304に流れる電流値も大きくなる。

【0012】次に、EL回路の動作点について説明する。まず、図23(A)の回路において、EL駆動用TFT2304とEL素子2305とは、直列に接続されている。よって、両素子(EL駆動用TFT2304とEL素子2305)を流れる電流値は等しい。従って、図23(A)の回路の動作点は、両素子の電圧電流特性グラフの交点になる(図23(B))。図23(B)において、 V_{BL} は、 V_{CND} から、動作点での電位までの間の電圧になる。 V_{DS} は、 V_{DD} から V_{GND} までの電圧は、 V_{EL} と V_{DS} との和に等しい。

【0013】ここで、 V_{CS} を変化させた場合について考える。EL駆動用TFT2304はpチャネル型であるので、 V_{CS} がEL駆動用TFT2304のしきい値電圧 V_{th} よりも小さくなると、導通状態となる。そして、 V_{CS} をさらに小さくすると、つまり、絶対値 $|V_{CS}|$ をさらに大きくすると、EL駆動用TFT2304を流れる電流値がさらに大きくなり、EL業子2305を流れる電流値も当然大きくなる。EL素子2305の輝度は、EL素子2305を流れる電流値に比例して高くなる。ただしその時、 V_{EL} も大きくなる。

【0014】そこで、より詳細に動作を分析するため、

まず、 | VGS | が大きくなった場合の、EL駆動用TF T2304の動作領域について述べる。一般に、トラン ジスタの動作は、大きく2つの領域に分けることが出来 る。一つは、ソース・ドレイン間電圧が変わっても電流 値がほとんど変化しない、つまり、ゲート・ソース間電 圧のみによって電流値が決まるという飽和領域(| VDS |>|VGS-Vth|) である。もう一つは、ソース・ド レイン間電圧とゲート・ソース間電圧とにより電流値が 決まるという線形領域($|V_{DS}| < |V_{GS} - V_{th}|$)で ある。以上を踏まえた上で、EL駆動用TFT2304 の動作領域について考えてみる。まず、電流値が低い場 合、つまり | V_{GS} | が小さい場合、図23 (B) に示す ように、EL駆動用TFT2304は飽和領域で動作し ている。それから、「VGS」を大きくしていくと、電流 値も大きくなっていく。同時に、VELも徐々に大きくな っていく。従って、この時、VELが大きくなった分だ け、VDSが小さくなっていく。しかしながら、この場 合、EL駆動用TFT2304は飽和領域で動作してい るため、VDSが変化しても、電流値はほとんど変化しな い。つまり、EL駆動用TFT2304が飽和領域で動 作している場合、EL素子2305を流れる電流量は、 | VGS | だけで決まる。

【0015】 さらに $|V_{GS}|$ を大きくしていくと、EL 駆動用TFT2304は線形領域で動作するようになる。そして、 V_{EL} も徐々に大きくなっていく。よって、 V_{EL} が大きくなった分だけ、 V_{DS} が小さくなっていく。 線形領域では、 V_{DS} が小さくなると電流量も小さくなる。そのため、 $|V_{GS}|$ を大きくしていっても、電流値は増加しにくくなってくる。そして仮に、 $|V_{GS}|$ = ∞ になった時を考えてみると、電流値= I_{MAX} となる。つまり、 $|V_{GS}|$ をいくら大きくしても、 I_{MAX} 以上の電流は流れない。ここで、 I_{MAX} は、 V_{EL} が($V_{DD}-V_{GND}$)の時(ここでは、 $V_{GND}=0$ [V] であるから、 $V_{EL}=V_{DD}$)に、EL素子2305を流れる電流値である。

【0016】以上の動作分析のまとめとして、 | VGS | を変化させた場合の、EL案子を流れる電流値のグラフ を図24に示す。 | VGS | を大きくしていき、EL駆動 用TFTのしきい値電圧の絶対値 | Vth | よりも大きく なると、EL駆動用TFTが導通状態となり、電流が流 れ始める。この時の | VGS | を点灯開始電圧と呼ぶこと にする。そして、さらに | VGS | を大きくしていくと、 電流値が大きくなり、遂には、電流値が飽和してくる。 その時の | VGS | を輝度飽和電圧と呼ぶことにする。図 24から分かる通り、 IVGS I が点灯開始電圧よりも小 さい時は、電流がほとんど流れない。 | VGS | が点灯開 始電圧から輝度飽和電圧までの時は、|VGS|によって 電流量が変化する。そして、 | V_{GS} | が輝度飽和電圧よ りも十分大きい場合、EL素子に流れる電流値は、ほと んど変わらない。このように、 | V_{GS} | を変えることに より、EL素子に流れる電流値、つまりEL素子の輝度

を制御する事が出来る。

【0017】次に、アクティブ型EL回路の動作について説明する。再び図21を参照する。

【0018】まず、ゲート信号線2105が選択される と、スイッチング用TFT2101のゲートが開き、ス イッチング用TFT2101が導通状態になる。する と、ソース信号線2106の信号(電圧)が保持容量2 104に蓄積される。保持容量2104の電圧は、EL 駆動用TFT2102のゲート・ソース間電圧Vasとな るため、保持容量2104の電圧に応じた電流がEL 駆動用TFT2102とEL素子2103に流れる。そ の結果、EL素子2103が点灯する。図23から図2 4までの説明で述べたように、EL素子2103の輝 度、つまりEL素子2103を流れる電流量は、VcSに よって制御出来る。VGSは、保持容量2104において 保持されている電圧であり、それはソース信号線210 6の信号(電圧)である。つまり、ソース信号線210 6の信号(電圧)を制御することによって、EL素子2 103の輝度を制御する。最後に、ゲート信号線210 5を非選択にして、スイッチング用TFT2101のゲ ートを閉じ、スイッチング用TFT2101を非導通状 態にする。その時、保持容量2104に蓄積された電荷 は保持される。よって、VGSは、そのまま保持され、V GSに応じた電流がEL駆動用TFT2102とEL案子 2103に流れ続ける。

【0019】以上の内容に関しては、SID99 Digest: P372: "Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT"、ASIA DISP LAY98: P217: "High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver"、Euro Display99 Late News: P27: "3.8 Green EL with Low Temperature Poly-Si TFT" などに報告されている。

[0020]

【本発明以前の技術】次に、EL素子の階観表示の方式について述べる。図24から分かるように、EL駆動用TFTのゲート電圧の絶対値 $|V_{GS}|$ が点灯開始電圧以上で輝度飽和電圧以下の場合、 $|V_{GS}|$ の値を変化させることにより、EL素子の明るさ、即ち、階調をアナログ的に制御することができる。よって、この方式をアナログ階調方式と呼ぶことにする。

【0021】アナログ階調方式は、EL駆動用TFTの電流特性のばらつきに弱いという欠点がある。つまり、EL駆動用TFTの電流特性が異なると、同じゲート電圧を印可しても、EL駆動用TFTとEL素子を流れる電流値が異なってしまう。その結果EL素子の明るさ、つまり階調が変わってしまう。図25に、EL駆動用TFTのしきい値電圧や移動度が変化した場合について、EL駆動用TFTのゲート電圧の絶対値 | VGS | とEL

素子の電流のグラフを示す。例えば、EL駆動用TFT のしきい値電圧が大きくなると、EL駆動用TFTのゲ ートに実質的に印加される電圧 (| V_{GS} | - | V_{th} |) が小さくなるため、点灯開始電圧が大きくなってしま う。また、EL駆動用TFTの移動度が小さくなると、 EL駆動用TFTのソース・ドレイン間を流れる電流が 小さくなるため、グラフの傾きが小さくなってしまう。 【0022】そこで、EL駆動用TFTの特性ばらつき の影響を小さくするために、デジタル階間方式と呼ぶ方 式が考案されている。この方式は、EL駆動用TFTの ゲート電圧の絶対値|Vcs|が点灯開始電圧以下の状態 (ほとんど電流が流れない) と、輝度飽和電圧よりも大 きい状態(電流値はほぼ I MAX)、という2つの状態で 階調を制御する方式である。この場合、EL駆動用TF Tのゲート電圧の絶対値 | Vcs | を輝度飽和電圧よりも 十分大きくしておけば、EL駆動用TFTの電流特性が ばらついても、電流値は I MAXに近くなる。よって、E L駆動用TFTのばらつきの影響を非常に小さく出来 る。以上のように、ON状態(最大電流が流れているた め明るい)とOFF状態(電流が流れないため暗い)の 2つの状態で階間を制御するため、この方式はデジタル 階調方式と呼ばれている。 . .

【0023】しかしながら、デジタル階調方式の場合、このままでは2階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を図る技術が複数提案されている。

【0024】そのうちの一つは、面積階調方式とデジタル階調方式を組み合わせる方式である。面積階調方式とは、点灯している部分の面積を制御して、階調を出す方式である。つまり、1つの画素を複数のサブ画素に分割し、点灯しているサブ画素の数や面積を制御して、階調を表現している。この方式の欠点としては、サブ画素の数を多くすることが出来ないため、解像度を高くすることや、階調数を多くすることが難しい点がある。面積階調方式については、Euro Display 99 Late News: P71: "TFT-LEPD with Image Uniformity by Area Ratio Gray Scale"、1EDM 99: P107: "Technology for Active Matrix Light Emitting Polymer Displays"、などに報告がされている。

【0025】もう一つの多階調化を図る方式として、時間階調方式とデジタル階調方式を組み合わせる方式がある。時間階調方式とは、点灯している時間を制御して、階調を出す方式である。つまり、1フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレーム期間の数や長さを制御して、階調を表現している。【0026】デジタル階調方式と面積階調方式と時間階調方式を組み合わせた場合については、IDW'99:P171: "Low-Temperature Poly-Si TFT Driven Light-Emitting-Polymer Displays and Digital Gray Scale for Uniformity" に報告されている。

【0027】デジタル階額方式と時間階調方式を組み合わせる方式として、特額平11-176521に出額されている方式について述べる。ここでは、例として、3ピット階額表現のため、1フレーム期間を3つのサプフレーム期間に分割した場合について述べる。

【0028】図26を参照する。図26に示すように、1フレーム期間を3つのサプフレーム期間(SF)に分割する。ここで、1つ目のサプフレーム期間をSF₁と呼ぶことにする。2つ目以降のサプフレーム期間についても同様にSF₂、SF₃と呼ぶことにする。1つのサプフレーム期間は、さらにアドレス(書き込み)期間(Ta)とサステイン(点灯)期間(Ta)に分けられる。SF₁でのサステイン(点灯)期間をTs₁と呼ぶことにする。SF₂、SF₃の場合においても同様に、Ts₂、Ts₃と呼ぶことにする。

【0029】アドレス (書き込み) 期間 (Ta) に行う 動作について説明する。図21および図26を参照す る。最初に、電流供給線2107と陰極配線2108の 間の電位差を0 [V] にしておく。詳しくは、陰極配線 2108の電位を上げて、電流供給線2107と同電位 にしておく。陰極配線2108は、全画素で接続されて いるため、この動作は、全面素にわたって同時に行われ ることになる。この動作の目的は、各面素の保持容量2 104の電圧値に関わらず、EL素子2103に電流が 流れないようにすることである。その後、ソース信号線 2106を通じて、信号(電圧)を各画素の保持容量2 104に蓄積していく。もし、画素を表示状態にしたい 場合は、EL駆動用TFT2101のゲート・ソース間 電圧の絶対値|VGS|が輝度飽和電圧よりも十分高い電 圧になるようにする。画素を表示させたくない場合は、 EL駆動用TFT2101の | VGS | が点灯開始電圧よ りも十分低い電圧になるようにする。そして、全面素に わたって、信号(電圧)を保持容量2104に蓄積して いく。以上でアドレス(書き込み)期間(Ta)の動作 が終了する。

【0030】次に、サステイン(点灯)期間(Ts_1)に移る。アドレス(書き込み)期間(Ta)においては、電流供給線2107と陰極配線2108の間の電位差は0 [V] の状態にあった。そこで、サステイン(点灯)期間(Ts_1)では、全画素にわたって同時に、電流供給線2107と陰極配線2108の間に、電圧を加える。その結果、 $|V_{GS}|$ が輝度飽和電圧よりも十分高い電圧になっている画素では、EL 駆動用TFT2101とEL 素子2103に電流が流れて、EL 素子が点灯し始める。 $|V_{GS}|$ が点灯開始電圧よりも十分低い電圧になっている画素では、EL 駆動用TFT2101とEL 素子2103に電流は流れず、暗いままである。その後、そのままの状態が続き、サステイン(点灯)期間(Ts_1)の終了とともに、再び、電流供給線2107と陰極配線2108の間の電位差を0 [V] の状態にす

る。当然、全画素にわたって同時に行っておく。すると、各画素の保持容量2104の電圧値、つまり、 | V GS | に関わらず、E L 素子2103に電流が流れなくなり、E L 素子2103は暗くなる。

【0031】以上が1サブフレーム期間 (SF_1) での動作である。 SF_2 、 SF_3 においても、間様の動作を行う。ただし、サステイン(点灯)期間の長さは、サブフレーム期間によって異なる。長さの比率としては、 $Ts_1:Ts_2:Ts_3=2^2:2^1:2^0$ となっている。つまり、2のべき乗になるようにして、サステイン(点灯)期間を変えていくようになっている。このように、2のべき乗でサステイン(点灯)期間の長さを変えるのは、デジタル操作に適合しやすくするためである。

【0032】アドレス(書き込み)期間が終了するまでの間は、EL駆動用TFT2101のゲートに所定の電圧が印加され、EL駆動用TFT2101が導選状態となっても、EL素子2103は点灯せず、サステイン(点灯)期間の開始と同時にEL素子2103を点灯させるようにしている。これは、より正確にサステイン(点灯)期間の長さを制御するためである。図26に、EL素子2103の陰極配線の電位VGNDに関するタイミングチャートを示す。陰極配線は、全面素で繋がっているので、図26において、2601は全國素の陰極配線の電位VGNDを示している。アドレス(書き込み)期間(Ta)では、陰極配線の電位は、電流供給線の電位と同電位もしくはそれ以上にしておく。そして、サステイン(点灯)期間では、陰極配線の電位を下げて、EL素子に電流が流れるようにする。

【0033】階調表示の方法としては、Ts₁からTs₃までのサステイン(点灯)期間において、EL素子を点灯させるかどうかについて制御することにより、輝度を制御している。この例では、点灯するサステイン(点灯)期間の組み合わせにより、2³=8通りの点灯時間の長さを決定することが出来るため、8階調を表示できる。このように点灯時間の長短を利用して階調表現を行う方式を時間階調方式とよぶ。

【0034】さらに階調数を増やす場合は、1フレーム期間の分割数を増やしていけばよい。1フレーム期間を凹囲のサプフレームに期間に分割した場合、サステイン(点灯)期間の長さの比率は $Ts_1: Ts_2: \cdot \cdot \cdot \cdot$ $Ts_{(n-1)}: Ts_n=2^{(n-1)}: 2^{(n-2)}: \cdot \cdot \cdot \cdot$ $2^1: 2^0$ となり、 2^n 通りの階調を表現することが可能となる。

【0035】ただし、必ずしもサステイン(点灯)期間 の長さを2のべき乗の比としない場合でも、階調表示は 可能である。

【0036】このように、サブフレーム期間をアドレス (書き込み) 期間とサステイン(点灯) 期間とに分離し ているのは、サステイン(点灯) 期間の長さを自由に設 定できるようにするためである。つまり、期間を分離す ることにより、アドレス(書き込み)期間よりも短いサステイン(点灯)期間を設定することが可能となる。もし、期間を分離しなかった場合、サステイン(点灯)期間が短いと、アドレス(書き込み)期間が別のサプフレーム期間のアドレス(書き込み)期間と重なってしまう場合が生じ、正常に信号の書き込みが行われなくなる。 【0037】

【発明が解決しようとする課題】次に、主に、特願平1 1-176521に出願されている技術、つまり、時間 階調方式とデジタル階調方式を組み合わせて多階額化を 図る場合、アドレス(書き込み)期間とサステイン(点 灯)期間とに分離する方式について、その問題点を述べ る。

【0038】まず、アドレス(書き込み)期間(Ta)では、EL素子が点灯しないことが挙げられる。そのため、1フレーム期間全体における表示期間の割合(これをデューティー比という)が小さくなってしまう。もし仮に、1フレーム期間において、サステイン(点灯)期間(Ts)の合計時間の占める割合が半分、つまり、デューティー比が50[%]であれば、デューティー比が100[%]の場合の半分の輝度しか得られない。もし、100[%]の場合と同等の輝度を得たい場合には、サステイン(点灯)期間に光っている時の輝度、つまり、瞬間輝度を2倍にする必要がある。そのためには、EL素子に2倍の電流を流す必要がある。

【0039】第2の問題点としては、アドレス(書き込み)期間(Ta)中に、信号の全面素への書き込みを終了する必要があるため、高速に回路を動作させる必要があるということである。回路の動作が遅い場合は、アドレス(書き込み)期間(Ta)が長くなってしまう。その結果、デューティー比が小さくなってしまい、さまざまな問題が生ずる。また、高速に回路が動作すると、消費電力も大きくなってしまい、問題となる。

【0040】第3の問題点としては、画案数を増やすことが難しいことである。なぜなら、画案数を増やすことでアドレス(書き込み)期間(Ta)が長くなってしまう。その結果、デューティー比が小さくなってしまうためである。

【0041】第4の問題点としては、階調を増やすことが難しいことである。なぜなら、階調数を増やすためには、サブフレーム期間に分割する数を増やす必要がある。その結果、アドレス(書き込み)期間(Ta)の数が増えてしまい、デューティー比が小さくなってしまうためである。

【0042】前述のような問題点によると、その大部分はデューティー比の低下による輝度不足に起因しているといえる。本発明は前述のような問題点を鑑みてなされたものであり、新規の駆動方法を用いることによって、デューティー比の向上を実現し、さらには駆動回路の動作周波数が低い場合にも十分なサスティン(点灯)期間

を確保して良好な面質を実現することを目的としてい る。

[0043]

【課題を解決するための手段】本発明の駆動方法は、ゲート信号線選択期間を複数のサブ期間に分割することにより、1ゲート信号線選択期間内に、異なる複数段の面案に信号を書き込む点に特徴がある。それにより、ある段の面素において、信号を入力してから次の信号を入力するまでの時間を、面素への書き込み時間を確保した上でならばある程度任意に設定することができる。すなわち、サステイン(点灯)期間を任意に設定することができるため、デューティー比を、見かけ上最大100 [%]まで大きくすることができる。よって、デューティー比が小さいために生ずる様々な問題点を回避することができる。

【0044】また、本発明の駆動方法は、アドレス(書き込み)期間中においても、EL素子を点灯させることができるという点に特徴がある。よって、アドレス(書き込み)期間が長くなった場合にもサステイン(点灯)期間を圧迫することを回避することができる。すなわち、回路動作が遅い場合にも、十分なサステイン(点灯)期間を確保することができる。結果として、駆動回路の動作周波数を低く抑えることができ、消費電力を小さくすることができる。

【0045】以下に、本発明の電子装置および電子装置 の駆動方法の構成について記載する。

【0046】請求項1に配載の、本発明の電子装置の駆動方法によると、1個のフレーム期間はn個のサプフレーム期間 s によると、1個のフレーム期間はn 個のサプフレーム期間 s にいる期間 s にいる事業 s にいる期間 s にいる期間 s にいる力 知間 s にいる力 知間の長さを、s にいる力 を有し、前記 サステイン(点灯)期間の長さを制御してs にいる中間 御を行う電子装置の駆動方法において、s 個の前記サプフレーム期間のうち少なくとも1個の前記サプフレーム期間のうち少なくとも1個の前記サプフレーム期間において、前記アドレス(響き込み)期間と前記サステイン(点灯)期間が重複している期間を有していても良い。

【0047】請求項2に記載の、本発明の電子装置の駆動方法によると、1個のフレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、n 個の前記サプフレーム期間はそれぞれアドレス(書き込み)期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン(点灯)期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前記サステイン(点灯)期間の長さを、 Ts_1 : Ts_2 、:・・・: $Ts_n=2$ (n-1): 2 (n-2): ・・・: 2 0 として、自発光素子の点灯時間の長さを制御してn ビットの階韻制御を行う電子装置の駆動方法において、前記サプフレーム期

間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了され るようにしても良い。

【0048】請求項3に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間はn個のサブフレ ーム期間SF₁、SF₂、・・・SF_nを有し、n個の前 記サプフレーム期間はそれぞれアドレス (書き込み) 期 間Ta₁、Ta₂、・・・Ta_nと、サステイン(点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前記サステ イン (点灯) 期間の長さを、Ts1:Ts2、:・・・: $T s_n = 2^{(n-1)} : 2^{(n-2)} : \cdot \cdot \cdot : 2^0$ として、自発光 秦子の点灯時間の長さを制御してnピットの階調制御を 行う電子装置の駆動方法において、前記サプフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サブゲート信号線選択期間内では同一の 前記ゲート信号線の書き込み期間が重複せず、かつ同一 の前記サプゲート信号線選択期間内では異なる前記ゲー ト信号線の書き込み期間が重複しないようにしても良

【0049】請求項4に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間はn個のサプフレ ーム期間SF $_1$ 、SF $_2$ 、・・・SF $_n$ を有し、n個の前 記サプフレーム期間はそれぞれアドレス(書き込み)期 間Ta₁、Ta₂、・・・Tanと、サステイン(点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前記サステ イン(点灯) 期間の長さを、Tsi: Ts2、:・・・: Ts_n=2⁽ⁿ⁻¹⁾:2⁽ⁿ⁻²⁾:・・・:2⁰として、自発光 秦子の点灯時間の長さを制御してn ピットの階調制御を 行う電子装置の駆動方法において、前記サプフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前配ゲート信号線選択期間内に完了さ れ、異なる前記サプフレーム期間の前記アドレス(書き 込み)期間が重複する場合に、前記アドレス(書き込 み)期間が重複している期間だけリセット信号が入力さ れ、前記リセット信号が入力されている間は自発光素子 が非点灯状態となる期間を有していても良い。

【0050】請求項5に記載の、本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、1個のフレーム期間はn個の

サプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、 n 個の前配サプフレーム期間はそれぞれアドレス (書き込み) 期間 Ta_1 、 Ta_2 、・・・ Ta_n と、サステイン (点灯) 期間 Ts_1 、 Ts_2 、・・・ Ts_n とを有し、前配サステイン (点灯) 期間の長さを、 Ts_1 : Ts_2 、・・・: $Ts_n=2$ (n-1): 2 $(n-2): - \cdot \cdot \cdot : 2$ 0 として、自発光素子の点灯時間の長さを制御して n ピットの階調制御を行う電子装置において、n 個の前配サプフレーム期間のうち少なくとも 1 個の前配サプフレーム期間において、前配アドレス(書き込み)期間と前配サステイン (点灯) 期間が重複している期間を有することを特徴としている。

【0051】請求項6に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み) 期間Taェ、Ta₂、・・・Tanと、サステイン (点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前 記サステイン(点灯) 期間の長さを、Ts1:Ts2、: $\cdot \cdot \cdot : T s_n = 2^{(n-1)} : 2^{(n-2)} : \cdot \cdot : 2^{0}$ て、自発光素子の点灯時間の長さを制御してn ピットの 階調制御を行う電子装置において、サプフレーム期間内 の複数のゲート信号線選択期間がm個の前記サブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了され ることを特徴としている。

【0052】請求項7に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み) 期間Ta₁、Ta₂、・・・Ta_nと、サステイン (点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前 記サステイン (点灯) 期間の長さを、Ts1:Ts2、: ・・・: $T s_n = 2^{(n-1)} : 2^{(n-2)} : \cdots : 2^{0} \ge 0$ て、自発光素子の点灯時間の長さを制御してnビットの 階調制御を行う電子装置において、前記サプフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サブゲート信号線選択期間内では同一の 前記ゲート信号線の書き込み期間が重複せず、かつ同一 の前記サブゲート信号級選択期間内では異なる前記ゲー

ト信号線の書き込み期間が重複しないことを特徴として いる。

【0053】請求項8に配載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み) 期間Ta₁、Ta₂、・・・Ta_nと、サステイン (点灯) 期間Ts1、Ts2、・・・Tsnとを有し、前 記サステイン(点灯)期間の長さを、 $Ts_1: Ts_2$ 、: $\cdots : T_{s_n} = 2^{(n-1)} : 2^{(n-2)} : \cdots : 2^0 \ge U$ て、自発光素子の点灯時間の長さを制御してnピットの 階調制御を行う電子装置において、サブフレーム期間内 の複数のゲート信号線選択期間がm個のサブゲート信号 線選択期間を有し、前記サブゲート信号線選択期間にお いては多くても1本のゲート信号線への書き込みが行わ れ、多くてもm本のゲート信号線への信号の書き込みが 1個の前記ゲート信号線選択期間内に完了され、異なる 前記サプフレーム期間の前記アドレス(書き込み)期間 が重複する場合に、前記アドレス(書き込み)期間が重 複している期間だけリセット信号が入力され、前記リセ ット信号が入力されている間は自発光素子が非点灯状態 となる期間を有することを特徴としている。

【0054】請求項9に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がa行b列のマトリクス状に配置された 画素部とを有し、前配ソース信号線駆動回路は、少なく とも1個の第1のシフトレジスタ回路と、デジタル映像 信号を記憶する第1の記憶回路と、該第1の記憶回路の 出力信号を記憶する第2の記憶回路とを有するソースド ライバ回路を複数用いてなり、前記ゲート信号線駆動回 路は、少なくとも1個の第2のシフトレジスタ回路と、 少なくとも1個のバッファ回路とを有するゲートドライ パ回路を複数用いてなり、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 前記サプフレーム期間内の複数のゲート信号線選択期間 がm個のサブゲート信号線選択期間を有し、前記サブゲ ート信号線選択期間においては多くても1本のゲート信 号線への書き込みが行われ、多くてもm本の前記ゲート 信号線への信号の書き込みが1個の前記ゲート信号線選 択期間内に完了される電子装置において、1本のソース 信号線は第1のスイッチ回路を介して最大m個の前記ソ ースドライバ回路と電気的に接続され、1本の前配ゲー ト信号線は第2のスイッチ回路を介して最大m個の前記 ゲートドライバ回路と電気的に接続され、前記ソース信 号線駆動回路は最大 b×m個の前記ソースドライバ回路 を有し、前記ゲート信号線駆動回路は最大a×m個の前 記ゲートドライバ回路を有し、前記第1のスイッチ回路 は、1個のドットデータ書き込み期間において、電気的 に接続されたm個の前記ソースドライバ回路のうち1個のみを選択して前期ソース信号線と接続して信号の書き込みを行い、前記第2のスイッチ回路は、1個のサブゲート信号線選択期間において、電気的に接続されたm個の前記ゲートドライバ回路のうち1個のみを選択して前期ゲート信号線と接続して信号の書き込みを行うことを特徴としている。

[0055]

【発明の実施の形態】図27は、本発明の実施の形態の一態様を示している。図27(A)は電子装置の全体図であり、ソース信号線駆動回路2751、ゲート信号線駆動回路2752、画素部2753を有している。本発明の特徴として、ゲート信号線選択期間を複数のサプ期間に分割する点があり、そのために、ゲート信号線駆動回路は、シフトレジスタ回路~パッファまでは従来のものと同様であるが、パッファの出力端子とゲート信号線取動との間に選択回路(SW)を有している。シフトレジスタ回路には、クロック信号、スタートパルス等が入力され(図示せず)、選択回路には、ピン11よりサブゲート期間選択パルスが入力される。また、ソース信号線駆動回路は従来のものと同様で良く、クロック信号、スタートパルス等が入力される(図示せず)。

【0056】図27(B)、(C)を用いて、選択回路 の動作について説明する。図27(B)は、ゲート信号 線選択期間を2つのサブゲート信号線選択期間に分割す る場合に用いる選択回路の例であり、図27 (C) は、 ゲート信号線選択期間を3つのサブゲート信号線選択期 間に分割する場合に用いる選択回路の例である。いずれ の回路においても、バッファ出力パルスが複数のNAN D回路に入力され、ピン11(図27中、ピンが複数の 場合を、11A、11Bおよび11C~11Eとして示 す) から入力されるサブゲート期間選択パルスとの論理 積を各NAND回路でとることによって、サブ期間の分 割を行っている。図27(B)(C)に示すタイミング チャートに従い、NAND出力はインバータを介してゲ ート信号線へと出力され、一定期間ゲート信号線を選択 状態とする。ただし、図27において、個号の論理によ っては、この他に適宜インバータ、バッファ等を設けて いても良いし、インパータ2703、2707を持たな い構成であっても良い。

【0057】このようにすることで、あるゲート信号線 選択期間を基準単位として見ると、同一のゲート信号線 選択期間に、異なる2本のゲート信号線の選択期間を設 けられることになる。

【0058】例として、ゲート信号線選択期間を2つのサブゲート信号線選択期間に分割した場合について説明する。図28に、タイミングチャートを示す。サブゲート信号線選択期間の数は2つであるから、ゲート信号線選択期間に同時選択されるゲート信号線も同数の2段である。

【0059】あるゲート信号線選択期間において、i段目のゲート信号線とk段目のゲート信号線が同時に選択されているとする。ただし、i段目のゲート信号線が実際に選択されていて、スイッチング用TFTが導通状態にある期間は、ゲート信号線選択期間前半のサブゲート信号線選択期間だけである。また、k段目のゲート信号線選択期間だけである。が一ト信号線選択期間後半のサブゲート信号線選択期間だけである。ゲート信号線選択期間でけである。ゲート信号線選択期間の前半、つまりi段目のゲート信号線が選択されている時に、i段目の画素に信号が書き込まれる。ゲート信号線が選択されている時に、k段目の画素に信号が書き込まれる。

【0060】統いて、i+1段目とk+1段目のゲート 信号線が同様に選択される。ここでも、 i + 1 段目のゲ ート信号線はゲート信号線選択期間の前半のサブゲート 信号線選択期間でのみ選択され、k+1段目のゲート信 号線はゲート信号線選択期間の後半のサブゲート信号線 選択期間でのみ選択される。 i +1段目のゲート信号線 が選択されている時に、i+1段目の画案に信号が書き 込まれる。k+1段目のゲート信号線が選択されている 時に、k+1段目の画素に信号が書き込まれる。同様に して、i+2段目、k+2段目のゲート信号線が選択さ れ、各々のタイミングで画案に書き込みが行われる。こ こで、i段目からi+n(nは整数)段目を選択してき ているゲート信号線選択パルスを第1のゲート信号線選 択パルス、k段目からk+n(nは整数)段目を選択し てきているゲート信号線選択パルスを第2のゲート信号 線選択パルスと表記する。

【0061】あるところまで走査が進行すると、第1のゲート信号線選択パルスは、やがてk段目のゲート信号線に到達する。同様に、第2のゲート信号線選択パルスは、やがてi段目のゲート信号線に到達する。引き続き走査が進行し、垂直走査が行われていく。

【0062】以上は、ゲート信号線選択期間を2つのサブゲート信号線選択期間に分割し、2本のゲート信号線 を選択した場合である。1ゲート信号線選択期間内にm 段(mは整数)のゲート信号線を選択する場合には、同様の方法でゲート信号線選択期間をm分割して、サブゲート信号線選択期間を設ければ良い。

【0063】続いて、階調方式について説明する。本発明の電子装置においては、デジタル階調に時間階調を組み合わせることによって階調表現を行っているが、正常な階調表現が行われる限りは、他の方法、例えば面積階調方式などをさらに組み合わせても良い。

【0064】ここでは、簡単のため、デジタル階調と時間階調とを組み合わせて、3ビットの階調(2³=8階調)を表現する場合について説明する。図1(A)、

(B) にタイミングチャートを示す。1フレーム期間を

3つのサプフレーム期間 $SF_1 \sim SF_3$ に分割する。 $SF_1 \sim SF_3$ の各長さは、 2 のべき乗で決定される。 つまり この場合、 $SF_1: SF_2: SF_3 = 4:2:1$ ($2^2:2$ 1: 2^0) となる。

【0065】まず、最初のサブフレーム期間において、 1段づつ画素に信号を入力していく。ただしこの場合、 実際にゲート信号線が選択されるのは、前半のサブゲート信号線 選択期間には、ゲート信号線の選択は行われず、画素へ の信号の入力も行われない。この動作を、1段目から最 終段まで行う。ここで、アドレス(書き込み)期間は、 1段目のゲート信号線が選択されてから、最終段のゲート信号線が選択されるまでの期間である。よって、アドレス(書き込み)期間の長さは、どのサブフレーム期間 においても同一である。

【0066】続いて、第2のサブフレーム期間に入る。ここでも同様に、1段づつ画業に信号が入力される。この場合も、前半のサブゲート信号線選択期間においてのみ行われる。この動作を、1段目から最終段まで行う。【0067】この時、全画素の陰極配線には、一定電圧が印加されている。よって、あるサブフレーム期間における画素のサステイン(点灯)期間は、あるサブフレーム期間において画素に信号が書き込まれてから、次のサブフレーム期間において画素に信号が書き込まれ始めるまでの期間となる。よって、各段におけるサステイン(点灯)期間は、時期が異なり、長さが等しい。

【0068】続いて、第3のサプフレーム期間について 説明する。まず、第1、第2のサブフレーム期間と同様 に、前半のサブゲート信号線選択期間においてゲート信 号線を選択し、画素に信号を書き込む場合について考え てみる。この場合、最終段付近の画案への信号の書き込 みが始まる時には、すでに次のフレーム期間での1段目 の画素への書き込み期間、つまりアドレス(書き込み) 期間に入ってしまっている。その結果、第3のサプフレ ーム期間における最終段付近の画案への書き込みと、次 のフレーム期間の第1のサブフレーム期間における前半 のある画案への書き込みが重複することになるわけであ る。同時に異なる2段分の信号を異なる2段の画素に正 常に書き込むことはできない。そこで、第3のサブフレ 一ム期間においては、後半のサブゲート信号線選択期間 にゲート信号線を選択していくことにする。すると、第 1のサプフレーム期間(このサプフレーム期間は次のフ レーム期間に属している)ではゲート信号線の選択は前 半のサブゲート信号線選択期間において行われているか ら、同時に異なる2段の画案に信号を書き込みが行われ ることを回避することができる。

[0069]以上のように、本発明の駆動方法においては、あるサブフレーム期間におけるアドレス(書き込み)期間が、別のサブフレーム期間におけるアドレス(書き込み)期間と重複する場合、複数のサブゲート信

号線選択期間を利用して書き込み期間の割り当てを行うことにより、実際にゲート信号線の選択タイミングが重複しないようにするため、画案に正常に信号を書き込むことができる。その結果、ある行でアドレス(書き込み)期間にある瞬間に、別の行ではEL素子を点灯させるといったことが階調のピット数に関わらず可能となり、その結果高デューティー比を実現する。 【0070】

【実施例】以下に本発明の実施例について配述する。 【0071】[実施例1]本実施例においては、例として、1フレーム期間を分割した際に、アドレス(書き込み)期間よりも短いサステイン(点灯)期間(サプフレーム期間)が複数ある場合を挙げて説明する。

【0072】図2(A)、(B)を参照する。図2は1フレーム期間を5つのサブフレーム期間に分割した際のタイミングチャートを示している。この場合、ゲート信号線選択期間を前半、後半のサブゲート信号線選択期間に分割して信号の書き込みを行っても、アドレス(書き込み)期間Ta5および次のフレーム期間のTa1が重複しているのがわかる。そのため、このタイミングでは正常に信号の書き込みを行うことはできない。

【0073】1つの方法として、長いサブフレーム期間と短いサブフレーム期間とで類序を入れ替えることにより、この問題を解決することができる。図3(A)、

(B) を参照する。図3は図2と同様、1フレーム期間を5つのサプフレーム期間に分割した際のタイミングチャートを示している。サプフレーム期間の順序を、SF $1+SF_3+SF_3+SF_2+SF_5$ として、さらにサプゲート信号線選択期間の前半と後半にゲート信号線選択期間の前半と後半にゲート信号線選択期間内では、アドレス(書き込み)期間の重複が起こっていないことがわかる(図3(B))。各サプフレーム期間およびアドレス(書き込み)期間の最さは図2に示したものと同様であるが、本実施例で示した方法を用いることで、正常に面素への書き込みを行うことができる。本実施例における方法では、回路側での変更を行うことなく実施が可能である。

【0074】[実施例2]本実施例においては、実施例1 で述べたアドレス(書き込み)期間の重複を、実施例1 とは異なる手段にて回避する方法について説明する。

【0075】図2において、重複しているアドレス(書き込み)期間は、Ta5および次のフレーム期間のTa1であった。そこで、ゲート信号線選択期間を、3つのサブゲート信号線選択期間に分割し、信号の書き込みを、第1、第2、第3のサブゲート信号線選択期間に振り分けることで解決をはかる。図4(A)、(B)を参照する。第1のサブゲート信号線選択期間においてはTa1、Ta2、Ta3で信号の書き込みを行い、第2のサブゲート信号線選択期間においてはTa4で信号の書き込みを行い、第3のサブゲート信号線選択期間においてはTa4で信号の書き込みを行い、第3のサブゲート信号線選択期間において

はTagで信号の書き込みを行う。結果として、図4 (B)に示すようなタイミングで信号の書き込みが行わ

れ、各サブゲート信号線選択期間内における複数のアドレス(書き込み)期間の重複は回避することができる。 【0076】本実施例で説明した方法によると、ゲート信号線選択期間の分割数が増加する分、サブゲート信号線選択期間が短くなり、信号の書き込み時間が減少する反面、実施例1に示した方法では対処しきれない場合(例えばアドレス(書き込み)期間が長く、順序の並べ替えを行っても重複する部分がある場合など)には有効である。

【0077】[実施例3]本実施例においては、アドレス (書き込み) 期間の重複を、実施例1および実施例2とは異なる手段にて回避する方法について説明する。

【0078】図5(A)、(B)を参照する。SF4、SF5は、それ自身の期間が短いため、通常のタイミングではアドレス(書き込み)期間の重複を回避することはできない。そこで、SF4、SF5各々の後に、リセット期間Tr4、Tr5を設ける。リセット期間中は、EL素子が点灯しないような信号を入力する。具体的には、書き込む電圧を、保持容量に電荷が蓄積されない電圧としてやれば良い。以後、この信号をリセット信号と表配する。信号を画素に書き込んでから、前記リセット信号が入力されるまでの時間を変化させることで、サブフレーム期間SF4、SF5の長さを調節し、各アドレス(書き込み)期間およびリセット期間が重複しないタイミングにすれば良い。

【0079】本実施例で挙げた方法を用いると、リセット信号の入力後、次にアドレス(書き込み)期間が現れるまでの期間はEL案子が点灯しないため、ややデューティー比が低下するといった問題が生ずるが、本実施例で用いるリセット信号は、サステイン(点灯)期間がうまく1フレーム期間内に収まらない場合などに、時間調整の目的で利用することも可能である。

【0080】[実施例4]実施例1~3においては、実施 形態に示したとおりの回路構成によって、駆動信号のタイミングを調整することでアドレス(書き込み)期間の 重複を回避する方法について説明してきた。本実施例に おいては、ゲート信号線とスイッチング用TFTを追加 して回路を構成した場合について説明する。具体例として、1ゲート信号線選択期間を2つのサブゲート信号線 選択期間に分割する場合を挙げる。

【0081】図6(A)を参照する。基板650上に、ソース信号線駆動回路651、ゲート信号線駆動回路652、画素部653が配置されている。図6においては、ゲート信号線駆動回路652は両側配置としているが、片側のみの配置でも良い。本実施例で示した回路の特徴としては、ゲート信号線が画素1行あたり2本遭っている点である。ここで、図6(A)に示した電子装置における駆動回路の詳細な図を図34に示す。図34

(A) はソース信号線駆動回路であり、シフトレジスタ ~NAND~第1のラッチ回路~第2のラッチ回路~パッファ~ソース信号線という一連の経路は従来のものと 同様で良い。

【0082】図34(B)はゲート信号線駆動回路である。シフトレジスタ〜パッファ出力までは従来の回路と同様で良い。パッファ出力は、2つのNAND回路に入力され、各NAND回路で、ピン9、10より入力されるサブゲート期間選択パルスとの論理積をとってゲート信号線(GatELine AおよびB)へと出力される。これは実施形態の項で、図27(B)にて示したものと同様の動作とみなして良い。つまり、1ゲート信号線選択期間に、2つのNAND回路から順次サブゲート信号線選択パルスが出力される。

【0083】図6(B)は、画素部を拡大表示したものである。点線枠600で囲われた部分が1 画素であり、第1のスイッチング用TFT601、第2のスイッチング用TFT603、EL案子604、保持容量605、第1のゲート信号線606、第2のゲート信号線607、ソース信号線608、電流供給線609を有する。第1のゲート信号線606には、図34(B)に示したGate Line Aからの選択パルスが入力され、第2のゲート信号線607には、Gate Line Bからの選択パルスが入力される G逆でも構わない)。

【0084】駆動方法の一例としては、実施例1のようにゲート信号線選択期間を2つのサブゲート信号線選択期間を2つのサブゲート信号線選択期間に分割する場合に、前半、後半のゲート信号線の選択信号の入力それぞれを2つのスイッチング用TFTでまかなう。前半のサブゲート信号線選択期間にゲート信号線を選択する場合には第1のゲート信号線606から信号を入力して第一のスイッチング用TFT601を駆動し、後半のサブゲート信号線選択期間にゲート信号線を選択する場合には第2のゲート信号線607から信号を選択する場合には第2のゲート信号線607から信号を入力して第2のスイッチング用TFT602を駆動するようにすればよい。

【0085】[実施例5]本実施例では、本発明の駆動回路を有するEL(エレクトロルミネッセンス)表示装置を作製した例について説明する。

【0086】図7(A)は本発明を用いたEL表示装置の上面図である。図7(A)において、4001は基板、4002は画素部、4003はソース信号線取動回路、4004はゲート信号線取動回路であり、それぞれの駆動回路は配線4005、4006、4007を経て、FPC4008に至り、外部機器へと接続される。【0087】このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材4009、密封材4010、シーリング材(ハウジング材ともいう)4011(図7(B)に図示)が設けられている。

【0088】また、図7(B)は本実施例のEL表示装置の断面構造であり、基板4001、下地膜4012の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している)4013及び面素部用TFT4014(但し、ここではEL素子への電流を制御するEL駆動用TFTだけ図示している)が形成されている。これらのTFTは公知の構造(トップゲート構造あるいはポトムゲート構造)を用いれば良い。

【0089】公知の作製方法を用いて駆動回路用TFT4013、画案部用TFT4014が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4015の上に画案部用TFT4014のドレインと電気的に接続する透明導電膜でなる画素電極4016を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4016を形成したら、絶縁膜4017を形成し、囲素電極4016上に開口部を形成する。

【0090】次に、EL層4018を形成する。EL層4018は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0091】本実施例では、シャドウマスクを用いて蒸着法によりEL層4018を形成する。シャドウマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0092】EL層4018を形成したら、その上に陰極4019を形成する。陰極4019とEL層4018 の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4018と陰極4019を連続成膜するか、EL層4018を不活性雰囲気で形成し、大気解放しないで陰極4019を形成するといった工夫が必要である。本実施例ではマルチチャンパー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

【0093】なお、本実施例では陰極4019として、 LiF(フッ化リチウム)膜とA1(アルミニウム)膜 の積層構造を用いる。具体的にはEL層4018上に蒸 着法で1[四]厚のLiF(フッ化リチウム)膜を形成 し、その上に300 [mm] 厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4019は4020で示される傾域において配線4007に接続される。配線4007は陰極4019に所定の電圧を与えるための電源線であり、導電性ペースト材料4021を介してFPC4008に接続される。

【0094】4020に示された領域において陸楓40 19と配線4007とを電気的に接続するために、層間 絶縁膜4015及び絶縁膜4017にコンタクトホール を形成する必要がある。これらは層間絶縁膜4015の エッチング時(画案電極用コンタクトホールの形成時) や絶縁膜4017のエッチング時(EL層形成前の開口 部の形成時)に形成しておけば良い。また、絶縁膜40 17をエッチングする際に、層間絶縁膜4015まで一 括でエッチングしても良い。この場合、層間絶縁膜40 15と絶縁膜4017が同じ樹脂材料であれば、コンタ クトホールの形状を良好なものとすることができる。

【0095】このようにして形成されたEL素子の表面を覆って、パッシペーション膜4022、充填材4023、カバー材4009が形成される。

【0096】さらに、EL素子部を囲むようにして、カパー材4009と基板4001の内側にシーリング材4011の外側には密封材(第2のシーリング材) 4010が形成される。

【0097】このとき、この充填材4023は、カバー材4009を接着するための接着剤としても機能する。 充填材4023としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材4023の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材4023の内部に、酸素を捕捉する効果を有する酸化防止剤等を配置することで、EL層の劣化を抑えても良い。

【0098】また、充填材4023の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0099】スペーサーを設けた場合、パッシペーション膜4022はスペーサー圧を緩和することができる。また、パッシペーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0100】また、カバー材4009としては、ガラス板、アルミニウム板、ステンレス板、FRP Fibergia ss-Reinforced Plastics)板、PVF(ポリピニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4023としてPVBやEVAを用い

る場合、数十 [μm] のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0101】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材4009が透光性を有する 必要がある。

【0102】また、配線4007はシーリング材401 1および密封材4010と基板4001との隙間を通っ てFPC4008に電気的に接続される。なお、ここで は配線4007について説明したが、他の配線400 5、4006も同様にしてシーリング材4011および 密封材4010の下を通ってFPC4008に電気的に 接続される。

【0103】なお本実施例では、充填材4023を設けてからカバー材4009を接着し、充填材4023の倒面(輝星面)を覆うようにシーリング材4011を取り付けているが、カバー材4009及びシーリング材4011で形成されている空酸に通じる充填材の注入口を設ける。そして前配空隙を真空状態(10~2 [Torr] 以下)にし、充填材の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。

【0104】[実施例6]本実施例では、実施例5とは異なる形態のEL表示装置を作製した例について、図8(A)、(B)を用いて説明する。図7(A)、(B)と同じ番号のものは同じ部分を指しているので説明は省略する。

[0105] 図8(A) は本実施例のEL表示装置の上面図であり、図8(A)をA-Aで切断した断面図を図8(B)に示す。

【0106】実施例5に従って、EL素子の表面を覆ってパッシペーション膜4022までを形成する。

【0107】さらに、EL素子を覆うようにして充填材4023は、カバー材4009を接着するための接着剤としても機能する。充填材4023としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材4023の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材4023の内部に、酸素を拮捉する効果を有する酸化防止剤等を配置することで、EL層の

【0108】また、充填材4023の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸湿性をもた せてもよい。

劣化を抑えても良い。

【0109】スペーサーを設けた場合、パッシペーショ

ン膜4022はスペーサー圧を緩和することができる。 また、パッシペーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0110】また、カバー材4009としては、ガラス板、アルミニウム板、ステンレス板、FRP Fibergla ss-Reinforced Plastics)板、PVF(ポリピニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4023としてPVBやEVAを用いる場合、数十 [μm] のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0111】但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。

【0112】次に、充填材4023を用いてカバー材4009を接着した後、充填材4023の側面(露呈面)を覆うようにフレーム材4024を取り付ける。フレーム材4024はシーリング材(接着剤として機能する)4025によって接着される。このとき、シーリング材4025としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材4025はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材4025の内部に乾燥剤を添加してあっても良い。

【0113】また、配線4007はシーリング材4025と基板4001との隙間を通ってFPC4008に電気的に接続される。なお、ここでは配線4007について説明したが、他の配線4005、4006も同様にしてシーリング材4025の下を通ってFPC4008に電気的に接続される。

【0114】なお本実施例では、充填材4023を設けてからカバー材4009を接着し、充填材4023の側面(螺呈面)を覆うようにフレーム材4024を取り付けているが、カバー材4009、シーリング材4025及びフレーム材4024を取り付けてから、充填材4023を設けても良い。この場合、基板4001、カバー材4009、シーリング材4025及びフレーム材4024で形成されている空隙に通じる充填材の注入口を設ける。そして前配空隙を真空状態(10-2 [Torr] 以下)にし、充填材の入っている水槽に注入口を受してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。

【0115】[実施例7] ここでE L 表示パネルにおける 画素部のさらに詳細な断面構造を図9に、上面構造を図10(A)に、回路図を図10(B)に示す。図9、図10(A)、(B)では共通の符号を用いるので互いに 参照すれば良い。

【0116】図9において、基板4501上に設けられ

たスイッチング用TFT4502は公知の方法で形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に2つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。

【0117】また、EL駆動用TFT4503は公知の方法で形成されたnチャネル型TFTを用いる。スイッチング用TFT4502のドレイン配線4504は配線4505によってEL駆動用TFT4503のゲート電極4506に電気的に接続されている。また、4507で示される配線は、スイッチング用TFT4502のゲート電極4508、4509を電気的に接続するゲート配線である。

【0118】EL駆動用TFT4503はEL案子4510を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、EL駆動用TFT4503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける構造は極めて有効である。

【0119】また、本実施例ではEL駆動用TFT4503をシングルゲート構造で図示しているが、複数のTFTを直列に接続したマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

【0120】また、図10(A)に示すように、EL駆 動用TFT4503のゲート電極4506を含む配線4 505は、4511で示される領域で、EL駆動用TF T4503のドレイン配線4512と絶縁膜を介して重 なる。このとき、4511で示される領域では保持容量 が形成される。保持容量4511は、電流供給線451 3と電気的に接続された半導体膜4514、ゲート絶縁 膜と同一層の絶録膜(図示せず)及び配線4505との 間で形成される。また、配線4505、第1層間絶縁膜 と同一の層(図示せず)及び電流供給線4513で形成 される容量も保持容量として用いることが可能である。 この保持容量 4 5 1 1 は E L 駆動用 T F T 4 5 0 3 の ゲ 一ト電極4506に印加する電圧を保持する機能を有す る。なお、EL駆動用TFT4503のドレイン領域は 電流供給線(電源線)4513に接続され、常に一定の 電圧が加えられている。

【0121】スイッチング用TFT4502及びEL駆

動用TFT4503の上には第1のパッシベーション膜4515が設けられ、その上に樹脂絶縁膜でなる平坦化膜4516が形成される。平坦化膜4516を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される発光層4519は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層4519をできるだけ平坦面に形成しうるように國素電極4517を形成する前に平坦化しておくことが望ましい。

【0122】また、4517は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、第1のパッシベーション膜4515及び平坦化膜4516に設けられたコンタクトホールを介して、EL駆動用TFT4503のドレイン領域に電気的に接続される。画素電極4517としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0123】次に有機樹脂膜を画素電極4517及び平坦化膜4516上に形成し、前配有機樹脂膜をパターニングすることで、パンク4518及びタップ4520を形成する。パンク4518は、隣り合う画素の発光層またはEL層を分離するために設ける。タップ4520は、画素電極4517とEL駆動用TFT4503のドレイン配線4512とが接続されている部分の上に設けられる。画素電極4517はコンタクトホールの部分において段差が生じる場合があり、後に形成される発光層4519の発光不良を防ぐために、タップ4520を設けることで平坦化しておくことが望ましい。なお、パンク4518とタップ4520とは同じ厚さに形成しなくとも良く、後に形成される発光層4519の厚さに応じて適宜設定することが可能である。

【0124】パンク4518により形成された溝(画素に相当する)の中にEL層4519が形成される。なお図10(A)では、保持容量4511の位置を明確にするために一部パンクを省略しているが、電流供給額4513と、ソース配額4521の一部とを覆うように画素間に設けられている。また、ここでは2画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とするEL材料としては元共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルパゾール(PVK)系、ポリフルオレン系などが挙げられる。

【0125】なお、PPV系EL材料としては様々な型のものがあるが、例えば 私 Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder and H. Spreitzer: "Polymers for Light Emitting Diodes". Euro Display, Proceedings, 1999, p. 33-37」や特隅平10-92576号公報に記載されたような材料を用いれば良い。

【0126】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150 [mm] (好ましくは40~100 [mm])とすれば良い。

【0127】但し、以上の例は発光層として用いることのできるEL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。

【0128】例えば、本実施例ではポリマー系材料を発 光層として用いる例を示したが、低分子系EL材料を用 いても良い。また、電荷輸送層や電荷注入層として炭化 珪素等の無機材料を用いることも可能である。これらの EL材料や無機材料は公知の材料を用いることができ る。

【0129】本実施例では発光層4519の上にPED OT (ポリチオフェン)またはPAni (ポリアニリン)でなる正孔注入層4522を設けた積層構造のEL 層としている。そして、正孔注入層4522の上には透明導電膜でなる陽極4523が設けられる。本実施例の場合、発光層4519で生成された光は上面倒に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化及び自己とができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0130】陽極4523まで形成された時点でEL素子4510が完成する。なお、ここでいうEL素子4510とは、個素電極(陰極)4517と、発光層4519と、正孔注入層4522及び陽極4523で形成された保持容量とを指す。図11(A)に示すように固素電極4517は画素の面積にほぼ一致するため、画素全体がEL素子として接能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

[0131]ところで、本実施例では、陽極4523の上にさらに第2のパッシベーション膜4524を設けている。第2のパッシベーション膜4524としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、EL材料の酸化による劣化を防ぐ意味と、EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0132】以上のように本実施例において説明してきたEL表示パネルは図9のような構造の画案からなる画 素部を有し、オフ電流値の十分に低いスイッチング用T FTと、ホットキャリア注入に強いEL駆動用TFTと を有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

【0133】[実施例8]本実施例では、実施例7に示した画素部において、EL素子4510の構造を反転させた構造について説明する。説明には図11を用いる。なお、図9の構造と異なる点はEL案子の部分とEL駆動用TFTだけであるので、その他の説明は省略することとする。

【0134】図11において、EL駆動用TFT450 3は公知の方法で形成されたpチャネル型TFTを用いる。

【0135】本実施例では、面素電極(陽極) 4525 として透明導電膜を用いる。具体的には酸化インジウム と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸 化インジウムと酸化スズとの化合物でなる導電膜を用い ても良い。

【0136】そして、絶縁膜でなるバンク4526及びタップ4527が形成された後、溶液塗布によりポリビニルカルパゾールでなる発光層4528が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層4529、アルミニウム合金でなる陰極4530が形成される。この場合、陰極4530がパッシベーション膜としても機能する。こうしてEL素子4531が形成される。

【0137】本実施例において説明した構造を有するE L画素の場合、発光層4528で発生した光は、矢印で 示されるようにTFTが形成された基板の方に向かって 放射される。

【0138】[実施例9]本実施例では、図10(B)に示した回路図とは異なる構造の画素とした場合の例について図12(A)~(C)に示す。なお、本実施例において、3801はスイッチング用TFT3802のソース配線を兼ねているソース信号線、3803はスイッチング用TFT3802のゲート電極を兼ねているゲート信号線、3804はEL駆動用TFT、3805は保持容量、3806、3808は電流供給線、3807はEL素子とする。

【0139】図12(A)は、隣接する2つの画素間で電流供給線3806を共通とした場合の例である。即ち、隣接する2つの画素が電流供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0140】また、図12(B)は、電流供給線380 8をゲート信号線3803と平行に設けた場合の例である。なお、図12(B)では電流供給線3808とゲート信号線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線3808とゲート信号線3803 とで専有面積を共有させることができるため、面素部を さらに高精細化することができる。

【0141】また、図12(C)は、図12(B)の構造と同様に電流供給線3808をゲート信号線3803と平行に設け、さらに、2つの図素を電流供給線3808を中心に線対称となるように形成する点に特徴がある。また、電流供給線3808をゲート信号線3803のいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、図案部をさらに高精細化することができる。

【0142】[実施例10]実施例7に示した図10 (A)、10(B)ではEL駆動用TFT4503のゲート電極にかかる電圧を保持するために保持容量4511を設ける構造としているが、保持容量4511を省略することも可能である。実施例7の場合、EL駆動用TFT4503として公知の方法で形成されたロチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたGOLD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を保持容量4511の代わりとして積極的に用いる点に特徴がある。

【0143】この寄生容量のキャパシタンスは、上記ゲート電極とGOLD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるGOLD領域の長さによって決まる。

【0144】また、実施例9に示した図12(A)、

(B)、(C)の構造においても同様に、保持容量38 05を省略することは可能である。

【0145】[実施例11]本実施例においては、実施例1~10で説明した電子装置の作成方法例として、画素部のスイッチング素子であるEL駆動用TFTと、画素部の周辺に設けられる駆動回路(ソース信号線駆動回路、ゲート信号線駆動回路等)のTFTを同一基板上に作成する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるCMOS回路と、画素部としてはスイッチング用TFTとEL駆動用TFTとを図示することにする。

【0146】図13を参照する。基板5001には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板5001のTFTが形成される表面に、下地膜5002をプラズマCVD法やスパッタ法で形成した。下地膜5002は、空化シリコン膜を25~100 [mm]、ここでは50 [mm]の厚さに、酸化シリコン膜を50~300 fm]、ここでは150 [mm]の厚さに積層形成(特に図示せず)した。また、下地膜5002は、空化シリコン膜や空化酸化シリコン膜のみを用いても良い。

【0147】次に、この下地膜5002の上に、50

[mm] の厚さの非晶質シリコン膜をプラズマCVD法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550[℃]で数時間加熱して脱水素処理を行い、含有水素量を5 fatom%]以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作成方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素の含有量を十分低減させておくことが望ましい。

【0148】ここで、下地膜と非晶質シリコン膜とはいずれもプラズマCVD法で作成されるものであり、このとき下地膜と非晶質シリコン膜を真空中で連続して形成しても良い。この連続形成を行うと、下地膜を形成後、当前配下地膜の表面が大気雰囲気に曝されることを回避できるため、下地膜表面の汚染を防ぐことが可能となり、作成されるTFTの特性バラツキを低減させることができる。

【0149】非晶質シリコン膜を結晶化する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成した。

【0150】なお、本実施例では半導体層の形成に非晶質シリコン膜をレーザーあるいは熱により結晶化するという方法を用いているが、微結晶シリコン膜を用いても構わないし、直接結晶質シリコン膜を成膜しても良い。【0151】こうして形成された結晶質シリコン膜をパターニングして、島状の半導体層5003、5004、5005、5006が形成された。

【0152】次に、島状の半導体層5003、5004、5005、5006を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜5007を形成した。ゲート絶縁膜5007は、プラズマCVD法で N_2 Oと SiH_4 を原料とした窒化酸化シリコン膜を10~200[m]、好ましくは50~150[m]の厚さで形成すれば良い。本実施例においては、100[m]の厚さに形成した。

【0153】そして、ゲート絶縁膜5007の表面に第1のゲート電極となる第1の導電膜5008と、第2のゲート電極となる第2の導電膜5009とを形成した。第1の導電膜5008はSi、Geから選ばれた一種の元素、またはこれらの元素を主成分とする半導体膜で形成すれば良い。また、第1の導電膜5007の厚さは5~50[m]、好ましくは10~30[m]とする必要がある。本実施例においては、20[m]の厚さでSi膜を形成した。

【0154】第1の導電膜として使用する半導体膜には n型あるいはp型の導電型を付与する不純物元素が添加 されていても良い。この半導体膜の作成法は公知の方法 に従えば良く、例えば、減圧CVD法で基板温度を45 0~500 [℃] として、ジシラン(Si9H6)を25 0 [sccm] 、ヘリウム (He) を 3 0 0 [sccm] 導入して作成することができる。このとき同時に、 Si_2H_6 に対して PH_3 を0. $1\sim2$ [%] 混入させてn型の半導体膜を形成しても良い。

【0155】第2のゲート電極となる第2の導電膜は、エッチングで選択比のとれる導電性材料、あるいはこれらを主成分とする化合物で形成すれば良い。これはゲート電極の電気抵抗を下げるために考慮されるものであり、例えば、Mo-W化合物を用いても良い。ここでは、Taを使用し、スパッタ法で、200~1000[mm]、代表的には400 [mm]の厚さに形成した。(図13(A))

【0156】次に公知のパターニング技術を使ってレジストマスクを形成し、第2の導電膜5009をエッチングして第2のゲート電極を形成する工程を行った。第2の導電膜5009はTa膜で形成されているので、ドライエッチング法を用いて行った。ドライエッチング分条件として、C12を80 [sccm] 導入して100 mTorr]、500 [W] の高周波電力を投入して行った。そして、図12 (B) に示すように第2のゲート電極5010、5011、5012、5013、5014および配線5501を形成した。

【0157】エッチング後に残渣が確認された場合は、SPX洗浄液やEKCなどの溶液で洗浄することにより除去すればよい。

【0158】また、第2の導電膜5009はウエットエッチング法で除去しても良い。例えば、Taの場合、フッ酸系のエッチング液を用いて容易に除去することができる。

【0159】そして、n型を付与する第1の不純物元素を添加する工程を行った。この工程は第2の不純物領域を形成するための工程である。本実施例においては、フォスフィン (PH_3)を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜5007と第1の導電膜5008を通してその下の半導体層にリン (P)を添加するために、加速電圧は80 keV]と高めに設定する必要がある。半導体層に添加されるリンの濃度は、1×10 16 ~1×10 19 [atoms/cm 3]の範囲にするのが好ましく、ここでは1×10 18 [atoms/cm 3]とした。そして、半導体層にリンが添加された領域5015、5016、5017、5018、5019、5020、5021、5022、5023が形成された。(図13(B))

【0160】このとき、第1の導電膜5008において、第2のゲート電極5010、5011、5012、5013、5014および配線5501と重ならない領域にもリンが添加された。この領域のリン濃度は特に規定されるものではないが、第1の導電膜の抵抗率を下げる効果が得られた。

【0161】次にnチャネル型TFTを形成する領域を

レジストマスク5024、5025で覆って、第1の導電膜5008の一部を除去する工程を行った。本実施例においては、ドライエッチング法により行う。第1の導電膜5008はSiであり、ドライエッチングの条件として、CF4を50[sccm]、O2を45[sccm]導入して50[mTorr]、で200[W]の高周波電力を投入して行った。その結果、レジストマスク5024、5025および第2のゲート導電膜に覆われている部分の第1の導電膜5026が残った。

【0162】そして、p チャネル型TFTが形成される 領域に、p 型を付与する第3の不純物元素を添加する工程を行った。ここではジボラン(B_2 H₆)を用いてイオンドープ法により添加した。ここでも加速電圧を80 [keV] として、 2×10^{20} [atoms/cm³] の濃度にボロンを添加した。そして、ボロンが高濃度に添加された第3の不純物領域5027、5028、5029、5030 0が形成された。(図13 (C))

【0163】図14を参照する。第3の不純物元素の添加を行った後、レジストマスク5024、5025を完全に除去して、再度レジストマスク5031、5032、5033、5034、5035、5502を形成した。そして、レジストマスク5031、5033、5034を用いて第1の導電膜をエッチングし、新たに第1の導電膜5036、5037、5038を形成した。(図14(A))

【0164】そして、n型を付与する第2の不純物元素を添加する工程を行った。本実施例においては、フォスフィン (PH_3)を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜5007を通してその下の半導体層にリンを添加するために、加速電圧は80 ξe V] と高めに設定している。そして、リンが添加された領域5039、5040、5041、5042、5043が形成された。この領域のリンの濃度はn型を付与する第1の不純物元素を添加する工程と比較して高濃度であり、 $1\times10^{19}\sim1\times10^{21}$ [$atoms/cm^3$]とするのが好ましく、本実施例においては 1×10^{20} [$atoms/cm^3$]とした。(図14(A))

【0165】さらに、レジストマスク5031、5032、5033、5034、5035、5502を除去して、新たにレジストマスク5044、5045、5046、5047、5048、5503を形成し、第1の導電膜のエッチングを行った。この工程において、nチャネル型TFTに形成されるレジストマスク5044、5046、5047のチャネル長方向の長さはTFTの構造を決める上で重要である。レジストマスク5044、5046、5047は第1の導電膜5036、5037、5038の一部を除去する目的で設けられるものであり、このレジストマスクの長さにより、第2の不純物領域が第1の導電膜と重なる領域と重ならない領域を、ある範囲で自由に決めることができる。(図14

(B))

【0166】そして図14(C)に示すように第1のゲート電極5049、5050、5051が形成された。【0167】以上の工程で、CMOS回路のnチャネル型TFTにはチャネル形成領域5052、第1の不純物領域5053、5056が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)5055a、5056aと、ゲート電極と重ならない領域(LDD領域)5055b、6056bがそれぞれ形成されている。そして、第1の不純物領域5053はソース領域として、第1の不純物領域5054はドレイン領域となる。

【0168】 pチャネル型TFTは、同様にクラッド構造のゲート電極が形成され、チャネル形成領域5057、第3の不純物領域5058、5059が形成された。そして、第3の不純物領域5059はソース領域、第3の不純物領域5058はドレイン領域となる。 【0169】 画素部のスイッチング用 n チャネル型TFTはマルチゲートであり、チャネル形成領域5060、

Tはマルチゲートであり、チャネル形成領域5060、5061と第1の不純物領域5062、5063、5064と第2の不純物領域5065、5066、5067、5068が形成された。ここで第2の不純物領域は、ゲート電極と重なる領域5065a、5066a、5067a、5068aおよびゲート電極と重ならない領域5065b、5066b、5067b、5068bとが形成された。

【0170】また、EL駆動用pチャネル型TFTは、CMOS回路におけるpチャネル型TFTと同様の構造をとり、チャネル形成領域5069と第3の不純物領域5070、5071が形成される。第3の不純物領域5071はドレイン領域となる。(図14(C))

【0171】続いて、窒化シリコン膜5504、第1の層間絶縁膜5072を形成する工程を行った。最初に窒化シリコン膜5504を50 [m] の厚さに成膜した。窒化シリコン膜5504はプラズマCVD法で形成され、 SiH_4 を5 [sccm]、 NH_3 を40 [sccm]、 N_2 を100 [sccm] 導入して0.7 [Torr]、300 [W] の高周波電力を投入して行った。次に、第1の層間絶縁膜5072を形成した。第1の層間絶縁膜5072としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は400 [nm]~1.5 $[\mu m]$ とすれば良い。本実施例では、200 [nm] 厚の窒化酸化珪素膜の上に800 [nm] 厚の酸化珪素膜を積層 (図示せず) した構造としている。

[0172] さらに、 $3\sim100[\%]$ の水素を含む雰囲気中で、 $300\sim450[\%]$ で $1\sim12$ 時間の熱処理を行い水素化処理を行った。この工程は熱的に励起さ

れた水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化 (プラズマにより励起された水素を用いる)を行っても良い。

【0173】なお、水素化処理は第1の層間絶縁膜5072を形成する間に入れても良い。即ち、200㎞]厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800㎞]厚の酸化珪素膜を形成しても構わない。

【0174】次に、第1の層間絶縁膜5072に対してコンタクトホールを形成し、ソース配線5073、5076、5076、5078と、ドレイン配線5074、5077、5079を形成した。なお、本実施例ではこの電極を、Ti膜を100 [mm]、Tiを含むアルミニウム膜を300 [mm]、Ti膜150 [mm]をスパッタ法で連続形成した3層構造(図示せず)の積層膜としているが、勿論、他の導電膜でも良い。

【0175】次に、50~500 [m](代表的には20~300 [m])の厚さで第1のパッシベーション膜5080を形成した。本実施例では第1のパッシベーション膜5080として300 [m] 厚の窒化酸化珪素膜を用いている。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1の層間絶縁膜5072に供給され、熱処理を行うことで、第1のパッシベーション膜5080の膜質が改善された。それと同時に、第1の層間絶縁膜5072に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができた。(図15(A))

【0176】次に、有機樹脂からなる第2の層間絶縁膜5081を形成した。有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ペンソシクロプテン)等を使用することができる。特に、第2の層間絶縁膜5081は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成した。好ましくは1~5[μm](さらに好ましくは2~4 [μm])とすれば良い。

【0177】次に、第2の層間絶録膜5081及び第1のパッシペーション膜5080にドレイン配線5079に達するコンタクトホールを形成し、画素電極5082として酸化インジウムに10~20 [mt%] の酸化亜鉛を添加した透明導電膜を120 [mm] の厚さに形成した。(図15(B))

【0178】次に、図16に示すように、樹脂材料でなるパンク5083およびタップ5505を形成した。パンク5083は1~2 [μm] 厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。このパ

ンク5083は画素と面素との間にストライプ状に形成される。本実施例ではソース配線5076上に沿って形成するが配線5501上に沿って形成しても良い。なおパンク5083を形成している樹脂材料に餌料等を混ぜ、パンク5083を遮蔽膜として用いても良い。

【0179】次に、EL層5084及び陰極(MgAg電極)5085を、真空蒸着法を用いて大気解放しないで連続形成した。なお、EL層5084の膜厚は80~200 [m] (典型的には100~120 m])、陰極5085の厚さは180~300 m] (典型的には200~250 m])とすれば良い。なお、本実施例では一面素しか図示されていないが、このとき同時に赤色に発光するEL層を形成した。

【0180】この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次EL層5084及び陰極5085を形成した。但し、EL層5084は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層5084及び陰極5085を形成するのが好ましい。

【0181】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の EL層及び陰極を選択的に形成する。次いで、緑色に対 応する画素以外を全て隠すマスクをセットし、そのマス クを用いて緑色発光のEL層及び陰極を選択的に形成す る。次いで、同様に青色に対応する画素以外を全て隠す マスクをセットし、そのマスクを用いて青色発光のEL 層及び陰極を選択的に形成する。なお、ここでは全て異 なるマスクを用いるように記載しているが、同じマスク を使いまわしても構わない。また、全画素にEL層及び 陰極を形成するまで真空を破らずに処理することが好ま しい

【0182】なお、本実施例ではEL層5084を発光層のみからなる単層構造としているが、EL層は発光層の他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を有していても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。EL層5084としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。また、本実施例ではEL素子の陰極としてMgAg電極を用いた例を示すが、公知の他の材料を用いても良い。

【0183】最後に、第2のパッシペーション膜5086を形成する。こうして図16に示すような構造のアクティブマトリクス基板が完成した。なお、パンク5083を形成した後、第2のパッシペーション膜5086を形成するまでの工程をマルチチャンパー方式(またはインライン方式)の薄膜形成装置を用いて、大気解放せず

に連続的に処理することは有効である。

【0184】ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10[MHz]以上にすることが可能である。

【0185】まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFTとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、パッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。

【0186】本実施例の場合、図14(C)、図16に示すように、nチャネル型TFTの活性層は、ソース領域5053、ドレイン領域5054、GOLD領域5055a、5056a、LDD領域5055b、5056b及びチャネル形成領域5052を含み、GOLD領域5055a、5056aはゲート絶縁膜を介してゲート電極5049と重なっている。

【0187】また、CMOS回路のpチャネル型TFTは、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFTと同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。

【0188】その他、駆動回路において、チャネル形成 領域を双方向に電流が流れるようなCMOS回路、即ち、ソース領域とドレイン領域の役割が入れ替わるよう なCMOS回路が用いられる場合、CMOS回路を形成 する n チャネル型 T F T は、チャネル形成領域の両サイドにチャネル形成領域を挟む形でし D D 領域を形成する ことが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流値を極力低く抑える必要のある CMOS回路が用いられる場合、CMOS回路を形成する n チャネル型 T F T は、し D D 領域の一部がゲート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。

【0189】なお、実際には図16の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化パリウム)を配置したりするとEL素子の信頼性が向上する。

【0190】また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのFPCを取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中ではELディスプレイ(またはELモジュール)をという。

【0191】[実施例12]本実施例においては、本発明の駆動方法を実施するための回路構成について説明する。

【0192】図17を参照する。図17(A)は本発明のゲート信号線の複数交互選択を行うための、ゲート信号線駆動回路に関する回路構成を示している。本実施例では簡単のため、例としてゲート信号線選択期間を2つのサブゲート信号線選択期間に分割して駆動する場合についての説明を行う。画素部1753の両側に、ゲート信号線駆動回路1752を配置し、各ゲート信号線駆動回路のパッファ出力から画素部1753に至るまでの間に、スイッチ回路1754、1755を設ける。スイッチ回路1754、1755の構成例を、図17(B)(C)に示す。

【0193】スイッチ回路1754、1755には、ゲート信号線選択タイミング切り替え信号が、1本あるいは複数の信号線を介して入力される。図17(A)においては、ピン11、12より各ゲート信号線駆動回路内のスイッチ回路へと入力されているが、一方のスイッチ回路に入力されるが一ト信号線選択タイミング切り替え信号を、インバータを用いて反転して他方に入力されるようにしても良い。これにより、スイッチ回路1754は前半のサブゲート信号線選択期間中に開き、もう一方のスイッチ回路1755は後半のサブゲート信号線選択期間中に開き、もう一方のスイッチ回路1755は後半のサブゲート信号線選択期間について正常にゲート信号線の選択が行われる。

【0194】図18を参照する。図18は本発明のゲート信号線の複数交互選択を行う場合に用いるソース信号 線駆動回路に関する回路構成を示している。

【0195】図18(A)は従来と同様の構成のソース信号線駆動回路を用いた例を示す図である。シフトレジスタ回路(SR)には、ピン21、22よりクロック信号が、ピン23よりスタートパルスが入力され、順次パルスを出力する。これが第1のラッチパルスとなる。第1のラッチ回路(LAT1)には、ピン24よりデジタル映像信号が入力され、第1のラッチパルスのタイミングに従ってデジタル映像信号の保持を行う。統いて、水平帰線期間内に第2のラッチパルスがピン25より入力されると、第1のラッチ回路で保持されていたデジタル映像信号は、一斉に第2のラッチ回路(LAT2)へと転送され、線順次で画案にデジタル映像信号が書き込まれる。続いて次のゲート信号線選択期間の前半と後半

で、それぞれ固素への書き込みおよび点灯が行われる。 【0196】このとき、ゲート信号線選択期間が2つの サブゲート信号線選択期間を有する場合、ソース信号線 倒では、1ゲート信号線選択期間内の前半および後半の 2つのサブゲート信号線選択期間に書き込む信号のサン プリングおよびラッチを完了するため、ソース信号線駆 動回路の動作クロック周波数を2倍にする必要がある。 これを図29、図30を参照して説明する。

【0197】図29は通常の時間階調方式におけるタイミングチャートである。本図はVGA、4ビット階額、フレーム周波数6·0 [Hz] の場合(1秒間に60フレームの表示を行う)について示している。以下に説明を記す。

【0198】1表示領域分の画像が完全に表示される期間を1フレームと呼ぶ。1フレーム期間は、図1~5に示したように、複数のサブフレーム期間を有し、1サブフレーム期間はそれぞれがアドレス(書き込み)期間($Ta_n: n=1, 2, \cdots$)とサステイン(点灯)期間($Ts_n: n=1, 2, \cdots$)を有する。1フレーム期間が有するサブフレーム期間の数は、表示する階額のビット数に等しく、nビットの階調を表現するには、サステイン(点灯)期間の長さを、 $Ts_1: Ts_2: \cdots Ts_{n-1}: Ts_n=2^{n-1}: 2^{n-2}: \cdots : 2^{1}: 2^{0}$ とし、点灯期間の長さで輝度を制御する。図29においては4ビット階間であるので、 $Ts_1: Ts_2: Ts_3: Ts_4=2^{3}: 2^{2}: 2^{1}: 2^{0}$ となる。

【0199】アドレス(書き込み)期間は482(480段+ダミー2段とする場合)段のゲート信号線選択期間(水平期間)を有する。1ゲート信号線選択期間の前半の、ドットデータサンプリング期間で、1水平期間分のデータが順番に第1のラッチ回路に保持される。その後のラインデータラッチ期間で、1水平期間分のデータが一斉に第2のラッチ回路に転送される。

【0200】図30は、図17、図18(A)に示した 回路を用いて、本発明の駆動方法を実施するためのタイミングチャートを示している。1フレーム期間を有するが、本発明の駆動方法を用いる場合、1つのゲート信号線選択期間が複数(本実施例においては2つ)のサブゲート信号線選択期間で書き込みを行っている間、その直前のサブゲート信号線選択期間で書き込みの行われた画素は既に点灯を開始しているため、アドレス(書き込み)期間とサステイン(点灯)期間は見かけ上分離していないことになる。

【0201】本例では、1ゲート信号線選択期間(水平期間)を2つのサブゲート信号線選択期間に分割している。よって、1つのソース信号線駆動回路が、1水平期間内に前半および後半のサブゲート信号線選択期間の各々の期間に書き込む信号のサンプリングおよびラッチを

完了しなければならない。すなわち、図30に示すように、ドットデータサンプリング期間およびデータラッチ期間は、図29の場合と比較して半分の長さとなることがわかる。故に、本実施例で示したソース信号線駆動回路を用いて本発明の駆動方法を実施するには、ソース信号線駆動回路の動作クロック周波数を2倍とする必要が生ずる。

【0202】図18(B)は、画素マトリクスの両側に2組のソース信号線駆動回路を配置する例である。本例で説明する回路は、第2のラッチ回路と画素部との間にスイッチ回路1854、1855を有する。シフトレジスタ回路、第1のラッチ回路、第2のラッチ回路の一連の動作は図18(A)と同様であるので説明を省略するが、2つのソース信号線駆動回路の内、一方は前半のサブゲート信号線選択期間内の書き込みを担当し、他方は後半のサブゲート信号線取択期間内の書き込みを担当する。ゲート信号線駆動回路1852に関しては、図17に示したものを用いれば良い。

【0203】スイッチ回路1854、1855には、ラ ッチ出力切り替え信号が、1本あるいは複数の信号線を 介して入力される。図18 (B) では、ピン31、32 よりそれぞれ入力されるように示しているが、一方のス. イッチ回路に入力されるラッチ出力切り替え信号を、イ ンパータを通して反転させて他方に入力しても良い。つ まり、スイッチ回路1854、1855は排他的に動作 し、両方が同時に開くことのないように制御され、一方 のスイッチ回路1854は前半のサブゲート信号線選択 期間中に信号を書き込む期間に開き、もう一方のスイッ チ回路1855は後半のサブゲート信号線選択期間中に 信号を書き込む期間に開く。この順序は逆でも同様の動 作をする。このような構成の回路を用いることで、ソー ス信号線駆動回路の駆動周波数を上げることなく、2つ のサブゲート信号線選択期間のそれぞれの期間に正常に 画素への信号の書き込みを行うことができる。反面、画 **素マトリクスの両側に駆動回路が配置されるため、装置** 全体の占有面積が拡大する点がある。

【0204】図31を参照する。図31は図17、図18(B)に示した回路を用いて、本発明の駆動方法を実施するためのタイミングチャートを示している。1フレーム期間を表示ビット数分のサブフレーム期間を有し、さらにそのサブフレーム期間が482(480段+ダミー2段とする場合)段のゲート信号譲選択期間(水平期間)を有する点は図30と同様である。

【0205】ここで、図18(B)に示したように、1本のソース信号線を複数(本実施例で示した例では2個)のソース信号線駆動回路を用いて駆動し、スイッチ回路によりいずれかのソース信号線駆動回路の信号をソース信号線に入力する場合には、図18(A)の回路と異なり、異なるサブゲート信号線選択期間への書き込みを、各々のソース信号線駆動回路が分担することで、並

列処理を行うことができる。よって図31に示すように、サブゲート信号線選択期間の前半に書き込む分および後半に書き込む分について、それぞれが別のソース信号線駆動回路によって、1水平期間内で並列にサンブリング・ラッチ動作を行うことができるため、ソース信号線駆動回路の動作クロック周波数を上げることなく、図18(A)に示した回路と同等の処理をすることが可能となる。

【0206】なお、本実施例で示した回路におけるスイッチ回路は外部からの制御信号の入力によって導通、非導通の状態をとれるものであればどのような構造を用いても良い。簡単な例では、ゲート信号線駆動回路にて用いたスイッチ回路(図17(B)(C)に示したもの)と同様のものを用いればよい。

[0207] [実施例13]本実施例においては、実施例12とは異なるソース信号線駆動回路の構成の例について説明する。本実施例では簡単のため、例としてゲート信号線選択期間を2つのサブゲート信号線選択期間に分割して駆動する場合についての説明を行う。

【0208】図19を参照する。図19は2組のソース信号線駆動回路を、シフトレジスタ回路を共通とすることにより画素マトリクスの片側に配置した場合の回路構成を示している。実施例12にて示した図18(B)において、一方を第1のソース信号線駆動回路、他方を第2のソース信号線駆動回路とすると、図19(A)では、シフトレジスタ回路(SR)を共用して、シフトレジスタ回路、第1のラッチ回路A(L1A)、第2のラッチ回路A(L2A)、スイッチ回路(SW)の流れで構成される部分が第1のソース信号線駆動回路、シフトレジスタ回路、第1のラッチ回路B(L1B)、第2のラッチ回路B(L2B)、スイッチ回路(SW)の流れで構成される部分が第2のソース信号線駆動回路に該当する。ゲート信号線駆動回路に関しては、図17にて示したものを用いれば良い。

【0209】回路の動作について説明する。シフトレジ スタ回路に、ピン41、42よりクロック個号が、ピン 43よりスタートパルスが入力され、第1のラッチ回路 L1AおよびL1Bに順番にパルスが出力される。これ が第1のラッチパルスとなる。第1のラッチ回路し1A およびL1Bにはデジタルデータ個号1および2が、ピ ン44より入力され、第1のラッチパルスに従って、順 番にデータが書き込まれる。このとき、LIA、LIB は第1のラッチパルスを共用するので、第1のソース信 号線駆動回路と第2のソース信号線駆動回路は同時に動 作する。続いて、水平帰線期間中にピン45より第2の ラッチパルスが入力され、第1のラッチ回路L1A、L 1 Bに書き込まれたデータが一斉に第2のラッチ回路し 2A、L2Bにそれぞれ転送される。このとき、第1の ソース信号線駆動回路からは、前半のサブゲート信号線 選択期間中に書き込みが行われるデータ(これをデータ) Aと表記する)が、L2Aから出力され、第2のソース 信号線駆動回路からは、後半のサブゲート信号線選択期 間中に書き込みが行われるデータ(これをデータBと表 記する)が、L2Bから出力される。

【0210】続いて、次のゲート信号線選択期間に、第2のラッチ回路と画案マトリクスとの間に配置されたスイッチ回路1954は、1本あるいは複数の信号線を介してラッチ出力切り替え信号が入力されることによって、データAとデータBのいずれかを選択して画案部に出力し、信号の書き込みが行われる。このような回路を用いることにより、実施例12で示した回路例に比べて、回路の小面積化が可能となる。

【0211】本実施例において示した回路も、2つのサブゲート信号線選択期間に書き込むそれぞれの信号を並列してサンプリング・ラッチすることが可能であり、ソース信号線駆動回路の動作クロック周波数を上げることなく、図18(A)に示した回路と同等の処理をすることが可能となる。

【0212】なお、本実施例にて示した回路の構成については、シフトレジスタ回路、ラッチ回路は従来のものをそのまま用いれば良く、スイッチ回路は複数入力(本実施例においては2入力)のうち一方を選択して出力できるものであればどのような構造を用いても良い。また本実施例におけるスイッチ回路1954の例を図19

(B) に示す。ここでは2入力1出力のものに関して例を示したが、3入力以上の場合においてもスイッチを増やすことで基本的に同様の回路を用いれば良い。ただし、回路構成に関してはこの限りではない。

【0213】[実施例14]本実施例においては、実施例12の一部および実施例13で示した回路とは異なる回路構成の実施例について説明する。本実施例では簡単のため、例としてゲート信号線選択期間を2つのサブゲート信号線選択期間に分割して駆動する場合についての説明を行う。

【0214】図20を参照する。図20は図19と同様、シフトレジスタ回路を2系統のラッチ回路で共用することで片倒にソース信号線駆動回路を集積した例を示している。本実施例にて示している回路は、シフトレジスタ回路と第1のラッチ回路との間に2入力型NAND回路を有している点に特徴がある。この2入力型NAND回路を有している点に特徴がある。この2入力型NAND回路を、第1のラッチ回路L1Aに出力線が接続されているものをNAND-A、第1のラッチ回路L1Bに出力線が接続されているものをNAND-Bと表記する。本実施例で示した駆動回路においても、実施例13と同様、2つのソース信号線駆動回路を、シフトレジスタ回路を共用として一体化した形態であり、それぞれ、第1のソース信号線駆動回路、第2のソース信号線駆動回路とする。また、ゲート信号線駆動回路に関しては、実施例13と同様、図17にて示したものを用いれば良い。

【0215】 回路の動作について説明する。 シフトレジ スタ回路にはピン41、42よりクロック信号(これを 以後、第1のクロック信号とする)が、ピン43よりス タートパルスが入力され、順番にパルスが出力される。 統いてこのパルスは、NAND回路の2入力端子のうち の一方に入力される。NAND-Aの残る一方の入力端 子には、シフトレジスタ回路に入力されている第1のク ロック信号の2倍の周波数を有する信号(これを以後、 第2のクロック信号と表記する)が入力され、NAND - Bの残る一方の入力端子には、第2のクロック信号の 反転信号が入力される。これにより、第1のラッチ回路 L1A、L1Bには、シフトレジスタ回路からの出力パ ルスの半分のパルス幅を有するパルスが入力される。こ のとき、L1Aに入力されるパルスは、前記シフトレジ スタ回路からの出力パルスの前半分、L1Bに入力され るパルスは前配シフトレジスタ回路からの出力パルスの 後半分のタイミングで出力されている。以後は実施例1 3で説明した動作方法に従い、画素部に書き込みが行わ れる.

【0216】つまり、本実施例で示した回路を用いることにより、第1のラッチ回路以降の動作は実施例13で示した回路と同様の動作を実現し、かつシフトレジスタの動作クロックを、実施例13で示した回路の半分に抑えることが可能となるため、回路の信頼性向上の面で有利となる。反面、駆動回路内の素子数がやや増加する。

【0217】本実施例において示した回路も、ソース信号線駆動回路におけるドットデータサンプリング期間とラインデータラッチ期間は通常の時間階調表示の場合と同じ時間とすることができるため、ソース信号線駆動回路の動作クロック周波数を上げることなく、図18

(A) に示した回路と同等の処理をすることが可能となる。かつ、シフトレジスタ回路部は通常の時間階調表示の場合に比較してさらに半分の動作クロック周波数に抑えることが可能である。

【0218】なお、本実施例にて示した回路の構成については、シフトレジスタ回路、ラッチ回路、NAND回路は従来のものをそのまま用いても良く、スイッチ回路2054は複数入力(本実施例においては2入力)のうち一方を選択して出力できるものであれば如何様な構造を用いても良い。簡単な例では、実施例13にて用いた、図19(B)に示したものと同様で良い。また、NAND-Bに入力される第2のクロック信号の反転信号は、図20においては第2のクロック信号からインパータを用いて反転させることで作っているが、外部から第2のクロック信号の反転信号を直接入力するようにしても良い。

【0219】[実施例15]本発明の駆動方法を、実際に 電子装置にて使用する場合、回路内部で生ずる信号の遅 延によるタイミングずれを原因として問題が生ずる場合 が考えられる。本実施例においては、それらの問題を始 まえた上での駆動方法について説明する。

【0220】駆動回路内部で信号の運延によるタイミングずれが生じた場合、一般にはある程度の運延を許容するようにマージンを取った上で設計が行われている。例えば、1フレーム期間=1水平期間×ゲート信号線本数+帰線期間とし、もしゲート信号線選択パルスに運延が生じた場合にも、帰線期間でその運延を吸収し、次のフレーム期間には影響しないようにしている。

【0221】本発明において、1水平期間を例えば2つのサブゲート信号線選択期間に分割する際には、図35に示すように、サブゲート期間選択パルスが出力される。このサブゲート期間選択パルスの出力タイミングは、ゲート信号線選択パルス1パルス分の幅にちょうど1周期分が入るようにしなければならない。これは、図35において、それぞれ、サブゲート期間選択パルス(正常)として示している。第1のゲート信号線選択パルスi十1行目、第2のゲート信号線選択パルスi行目、および第2のゲート信号線選択パルスi十1行目のそれぞれのパルス幅に、ちょうどサブゲート期間選択パルス(正常)の1周期分が入っているのがわかる。

【0222】前半のサブゲート信号線選択期間においては、サブゲート期間選択パルスがHi、i 行目の第1のゲート信号線選択パルスがHi(選択されている状態。回路の組み方によっては選択状態においてLoとなっても構わない)の時、i 行目のゲート信号線選択期間においては、サブゲート期間選択パルスがLo、i 行目の第2のゲート信号線選択パルスがHi(選択されている状態。回路の組み方によっては選択状態においてLoとなっても構わない)の時、i 行目のゲート信号線が選択される。

【0223】ここで、サブゲート期間選択パルスと、ゲート信号線選択パルスにタイミングずれが生じた場合を考える。タイミングずれの態様としては、ゲート信号線選択パルスに対して、サブゲート期間選択パルスが遅れる場合と、逆にサブゲート期間選択パルスに対してゲート信号線選択パルスが遅れる場合とが考えられるが、ここでは説明を明確にするため、ゲート信号線選択パルスを基準として、サブゲート期間選択パルスが遅れて出力される場合と、逆に早く出力される場合というように、相対的にとらえることとする。

【0224】(1)サブゲート期間選択パルスが遅れて 出力される場合

図36(A)を参照する。正常なタイミングで出力される場合のサブゲート期間選択パルスを9001に対し、遅れて出力されるサブゲート期間選択パルスを9002で示す。図中、各ゲート信号線は、サブゲート期間選択パルスがHiの時、ゲート信号線選択期間の後半に選択され、Loの時、ゲート信号線選択期間の後半に選択されるものとしている。

【0225】ゲート信号線選択期間の前半においては、 i 行目の第1のゲート信号線選択パルス9003が出力 された後、やや遅れてサブゲート期間選択パルス900 2がHiとなる。よって、パルス9007で示される期 間、i行目のゲート信号線が選択状態となる。一方、ゲ ート信号線選択期間の後半においては、i行目の第2の ゲート信号線選択パルスが出力される瞬間には、サブゲ ート期間選択パルスは遅延のため、まだHiとなってい ない。よって、パルス9009で示される期間は、1行 目のゲート信号線は選択状態となる。その後、サブゲー ト期間選択パルスはHiとなり、再びLoとなってから i行目の第2のゲート信号線選択パルスがLo(非選択 状態)となるまでの期間、つまりパルス9010で示さ れる期間、i行目のゲート信号線は選択状態となる。i +1行目のゲート信号線についても、同様に、それぞれ パルス9008、9011、9012で示される期間だ け選択が行われる。

【0226】このとき、サブゲート信号線選択期間の前半と後半とで、それぞれ信号の書き込みが行われる場合に、どのような動作をするかを考える。具体例として、実施例3にて示した、サブゲート信号線選択期間の一方では映像信号を、残る一方ではリセット信号を書き込む場合を考える。

【0227】(1-1)前半に映像信号、後半にリセット信号を書き込む場合

i 行目、i +1行目のゲート信号線が、それぞれ前半のサブゲート期間で選択状態となる期間は、9007、9008で示すように、本来のタイミングからやや遅れているが、このタイミングでi 行目の映像信号が書き込まれるため、動作に大きな問題は生じない。

【0228】 これに対して、i 行目、i + 1 行目のゲー ト信号線が、それぞれ後半のサブゲート期間で選択状態 となる期間は、9009、9010、9011、901 2で示すように、各ゲート信号線選択期間の中で2つの 期間に分かれることになる。この場合、1行目のゲート 信号線が9009で示すタイミングで選択される期間 は、本来はi-1行目のゲート信号線が選択されている べき期間である。同様に、 i + 1 行目のゲート信号線が 9011で示すタイミングで選択される時は、本来はi 行目のゲート信号線が選択されているべき期間である。 すなわち、i行目においては、9009で示すタイミン グではi-1行目に書き込むリセット信号が書き込ま れ、i+1行目においては、9011で示すタイミング では「行目に書き込むリセット信号が書き込まれること になる。 結果として、 本来のタイミングよりも1水平期 間分だけ早いタイミングでEL素子は消灯する。やや階 調が低下するが、全体で階調の逆転が生ずることはない ため、大きな問題ではないといえる。また、それぞれ前 行のリセット信号が書き込まれた後で、9010、90 12で示すタイミングではそれぞれ i 行目、 i + 1行目

では本来のリセット信号が出力されるが、既にEL素子 は消灯しているため、この動作による表示の変化はな い。(図36(B))

【0229】(1-2)前半にリセット信号、後半に映像信号を書き込む場合

前述と同様、前半のサブゲート選択期間にゲート信号線が選択される場合、単に選択期間が運延するだけであるから、問題は生じない。正しい長さのサステイン期間の終了後、リセット信号が書き込まれてEL素子は消灯する

【0230】9009、9011で示す期間で、i行目、i+1行目のゲート信号線が選択される時、i行目においては、i-1行目の映像信号が書き込まれ、i+1行目においてはi行目の映像信号が書き込まれる。ただし、その直後に9010、9012で示すタイミングで再びゲート信号線は選択状態となり、この期間ではそれぞれ正しい映像信号が書き込まれるため、それぞれの行では映像信号が上書きされる形となり、大きな問題とはならない。(図36(C))

【0231】(2)サブゲート期間選択パルスが早く出力される場合

図37(A)を参照する。正常なタイミングで出力される場合のサブゲート期間選択パルスを9101に対し、早く出力されるサブゲート期間選択パルスを9002で示す。図中、各ゲート信号線は、サブゲート期間選択パルスがHiの時、ゲート信号線選択期間の前半に選択され、Loの時、ゲート信号線選択期間の後半に選択されるものとしている。

【0232】ゲート信号線選択期間の前半においては、i行目の第1のゲート信号線選択バルス9103が出力された瞬間には、既にサブゲート期間選択パルスはHiとなっている(9102)ため、直ちにi行目のゲート信号線が選択状態となる(9107)。その後、サブゲート期間選択パルスがLoとなり、i行目のゲート信号線は非選択状態に戻るが、すぐ後でサブゲート期間選択パルスがHiとなるため、再びi行目のゲート信号線は選択状態となる(9108)。一方、ゲート信号線選択が加入出力9106がHiとなり、サブゲートに開選択パルスがLoとなる期間において選択状態となる(9111)。i+1行目のゲート信号線についても、同様に、それぞれパルス9109、9110、9112で示される期間だけ選択が行われる。

【0233】ここで、前述と同様、サブゲート信号線選択期間の一方では映像信号を、残る一方ではリセット信号を書き込む場合を考える。

【0234】(2-1)前半に映像信号、後半にリセット信号を書き込む場合

i 行目、i + 1 行目のゲート信号線が、それぞれ前半の サブゲート期間で選択状態となる期間は、9 1 0 7 、9

108、9109、9110で示すように、各ゲート信 号線選択期間の中で2つの期間に分かれることになる。 この場合、i行目のゲート信号線が9108で示される タイミングで選択される期間は、本来は1+1行目のゲ ート信号線が選択されているべき期間である。同様に、 1+1行目のゲート信号線が9110で示されるタイミ ングで選択される期間は、本来はi+2行目のゲート信 **号線が選択されているべき期間である。このとき、ゲー** ト信号線選択期間の前半で映像信号が書き込まれるとす ると、i行目においては9107で示す期間で映像信号 の書き込みが行われる。しかし、その直後、9108で 示す期間ではさらにi+1行目に書き込まれるべき映像 信号の書き込みが行われることになり、以後のサステイ ン(点灯)期間では、i+1行目の映像が書き込まれた 状態で表示されてしまう。あるいは、9108で示す期 間は時間が短いため、 i + 1 行目の映像信号が満足に書 き込まれないままサステイン(点灯)期間に入ることと なり、この場合は正常にEL素子を点灯させることは出 来ない。i+1行目についても同様に、本来の映像信号 の書き込みが終了した直後、次列の映像信号が書き込ま れるために正常に表示が出来なくなるという問題が生ず る。(図37(B))

【0235】一方、ゲート信号線選択期間の後半においては、ややゲート信号線が選択状態となるタイミングが早まるため、わずかに早くリセット信号が書き込まれることになる。つまり、各サステイン(点灯)期間が、サブゲート期間選択パルスとゲート信号線選択パルスの出カタイミングのずれの分だけ短くなるということになるが、こちらは問題とはならない。

【0236】(2-2)前半にリセット信号、後半に映像信号を書き込む場合

ゲート信号線の選択期間が、9107、9108、9109、9110で示す期間となる部分でリセット信号が書き込まれる場合を考えると、図37 (C) に示すように、正常なタイミングでi行目およびi+1行目にはリセット信号が書き込まれて、非表示期間となる。その直後、9108、9110でそれぞれ示すタイミングで、i行目にはi+1行目のリセット信号が書き込まれるが、その時点ではいずれの行も既に非表示期間となっているため、何らの変化もなく、問題とはならない。

【0237】以上のように、パルスの出力タイミングのずれが生じた場合に、ゲート信号譲選択期間の前半と後半にどの処理を行うかによって、問題の大小には大きな差が生ずる。ここで説明した全ての場合を考えると、ゲート信号譲選択期間の前半においてはリセット信号の書き込み(念のため、ここでいうリセット信号とは、各行において、1つ前のサブフレーム期間におけるサステイン(点灯)期間の後に非表示期間を設けるための信号である。)を行い、ゲート信号譲選択期間の後半には映像

信号の書き込みを行うという方法が望ましいことにな る。

【0238】以上のように、本発明の電子装置およびその駆動方法は、容易に実施が可能であり、またその方法の実施には、実施例1~15に示したいずれの方法を用いて実施しても良く、また複数の実施例を組み合わせて用いても良い。

【0239】[実施例16]本発明において、三重項励起子からの構光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0240】ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。 C. Tsutsui, C. Ada chi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pu b., Tokyo, 1991) p. 437.) 上記の論文により報告された EL材料 (クマリン色素) の分子式を以下に示す。

[0241]

(化1)

[O 2 4 2] M. A. Baldo, D. F. O'Brien, Y. You, A. Sho ustikov, S. Sibley, M. E. Thompson, S. R. Forrest, Natu re 395 (1998) p. 151.)

上記の論文により報告されたEL材料(Pt錯体)の分子式を以下に示す。

[0243]

【化2】


[O 2 4 4] M. A. Baldo, S. Lamansky, P. E. Burrrows,

M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (1999) p. 4.)

(T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.) 上記の論文により報告されたEL材料(Ir蜡体)の分子式を以下に示す。

[0245]

[化3]



【0246】以上のように三重項励起子からの構光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1~実施例15のいずれの構成とも自由に組みあせて実施することが可能である。

【0247】【実施例17]本発明のELディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のEL表示装置(ELディスプレイを筺体に組み込んだ表示装置)の表示部として本発明のELディスプレイを用いるとよい

【0248】なお、EL表示装置には、パソコン用表示 装置、TV放送受信用表示装置、広告表示用表示装置等 の全ての情報表示用表示装置が含まれる。また、その他 にも様々な電子機器の表示部として本発明のELディス プレイを用いることができる。

【0249】その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、佐一ム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが

重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図32及び図33に示す。

【0250】図32(A)はELディスプレイであり、 筺体3201、支持台3202、表示部3203等を含む。本発明は表示部3203に用いることができる。E Lディスプレイは自発光型であるためパックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。

【0251】図32(B)はビデオカメラであり、本体3211、表示部3212、音声入力部3213、操作スイッチ3214、パッテリー3215、受機部3216等を含む。本発明のELディスプレイは表示部3212に用いることができる。

【0252】図32(C)はヘッドマウントELディスプレイの一部(右片側)であり、本体3221、信号ケーブル3222、頭部固定パンド3223、表示部3224、光学系3225、ELディスプレイ3226等を含む。本発明はELディスプレイ3226に用いることができる。

【0253】図32(D) は配録媒体を備えた面像再生装置(具体的にはDVD再生装置)であり、本体3231、記録媒体(DVD等)3232、操作スイッチ3233、表示部(a)3234、表示部(b)3235等を含む。表示部(a)3234は主として面像情報を表示し、表示部(b)3235は主として文字情報を表示するが、本発明のELディスプレイはこれら表示部

(a) 3234、表示部(b) 3235に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0254】図32(E)はゴーグル型表示装置(ヘッドマウントディスプレイ)であり、本体3241、表示部3242、アーム部3243を含む。本発明のELディスプレイは表示部3242に用いることができる。

【0255】図32(F)はパーソナルコンピュータであり、本体3251、値体3252、表示部3253、キーボード3254等を含む。本発明のELディスプレイは表示部3253に用いることができる。

【0256】なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。

【0257】また、上記電子被器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、ELディスプレイは動画表示に好ましい。

【0258】また、ELディスプレイは発光している部分が電力を消費するため、発光部分が極力少なくなるよ

うに情報を表示することが望ましい。従って、携帯情報 端末、特に携帯電話や音響再生装置のような文字情報を 主とする表示部にELディスプレイを用いる場合には、 非発光部分を背景として文字情報を発光部分で形成する ように駆動することが望ましい。

【0259】図33(A)は携帯電話であり、本体33 01、音声出力部3302、音声入力部3303、表示 部3304、操作スイッチ3305、アンテナ3306 を含む。本発明のELディスプレイは表示部3304に 用いることができる。なお、表示部3304は無色の背景に白色の文字を表示することで携帯電話の消費電力を 抑えることができる。

【0260】図33(B)は音響再生装置、具体的にはカーオーディオであり、本体3311、表示部3312、操作スイッチ3313、3314を含む。本発明のELディスプレイは表示部3312に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部3312は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。

【0261】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~16に示したいずれの構成のELディスプレイを用いても良い。 【0262】

【発明の効果】本発明の効果について説明する。本発明の駆動方法では、ゲート信号線選択期間を複数のサブゲート信号線選択期間に分割することにより、1回のゲート信号線選択期間内に、複数段の画素に信号を書き込むことができる。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、商素への書き込み時間を確保した上でならばある程度任意に設定することができる。したがって、従来の駆動方法のように、アドレス(書き込み)期間とサステイン(点灯)期間とを分離せずに、サステイン(点灯)期間を任意に設定することができるため、デューティー比を最大100[%]まで大きくすることができる。よって、デューティー比が小さいために生ずる様々な問題点を回避することができる。

【0263】また、アドレス(書き込み)期間中においても、EL素子を点灯させることができる。よって、アドレス(書き込み)期間が長くなった場合にもサステイン(点灯)期間を圧迫することを回避することができる。すなわち、回路動作が遅い場合にも、十分なサステイン(点灯)期間を確保することができる。結果として、駆動回路の動作周波数を低く抑えることができ、消費電力を小さくすることができる。

【0264】また、あるサブフレーム期間に、前段の画素への書き込みが終了する前に、再び画素に書き込みを

始めることができるため、画素の信号保持能力が小さい 場合にも問題ない。結果として、スイッチング用TFT や保持容量のサイズを小さく設計することができる。

【0265】また、画素の構成は従来と同様で構わないため、TFTや容量、配験等の数が少なくて済む。その結果、画案部の閉口率の向上が見込める。

【図面の簡単な説明】

【図1】 ゲート信号線複数間時選択のタイミングチャートを示す図。

【図2】 アドレス(書き込み) 期間の重複が生ずる タイミングチャートを示す図。

【図3】 実施例1に示している本発明の駆動方法によるタイミングチャートを示す図。

【図4】 実施例2に示している本発明の駆動方法によるタイミングチャートを示す図。

【図5】 実施例3に示している本発明の駆動方法に よるタイミングチャートを示す図。

【図 6 】 実施例4に示している本発明の駆動回路の回路図。

【図7】 実施例5に示しているEL表示装置の上面図および断面図。

【図8】 実施例6に示しているEL表示装置の上面・ 図および新面図。

【図9】 実施例7に示しているEL表示装置の断面 図.

【図10】 実施例7に示しているEL表示装置の画素 マトリクス部分図および等価回路図。

【図11】 実施例8に示しているEL表示装置の断面 図。

【図12】 実施例9に示しているEL表示装置の画素 部の回路構成例の図。

【図13】 実施例11に示しているEL表示装置の作 製工程例を示す図。

【図14】 実施例11に示しているEL表示装置の作製工程例を示す図。

【図15】 実施例11に示しているEL表示装置の作製工程例を示す図。

【図16】 実施例11に示しているEL表示装置の作 製工程例を示す図。

【図17】 実施例12に示しているEL表示装置の回 路構成例を示す図。

【図18】 実施例12に示しているEL表示装置の回 路構成例を示す図。

【図19】 実施例13に示しているEL表示装置の回路構成例を示す図。

【図20】 実施例14に示しているEL表示装置の回 路構成例を示す図。

【図21】 EL表示装置の画案部の回路図。

【図22】 EL素子の輝度特性および電圧一電流特性 を模式的に示す図。 【図23】 EL素子の動作点を示す図。

【図24】 アナログ階間とデジタル階間におけるEL 素子の動作領域を示す図。

【図25】 EL駆動用TFTのしきい値と移動度の、 EL点灯開始電圧への影響を示す図。

【図26】 フレーム期間の分割例を示す図。

【図27】 本発明の実施形態を示す図。

【図28】 ゲート信号線複数同時選択を示す図。

【図29】 時間階調表示方式におけるタイミングチャートの例を示す図。

【図30】 実施例12の回路構成におけるタイミング チャートの例を示す図。

【図31】 実施例12~14の回路構成におけるタイミングチャートの例を示す図。

【図32】 本発明の電子装置を組み込んだEL表示装

憧に用いた電子機器の例を示す図。

【図33】 本発明の電子装置を組み込んだEL表示装置に用いた電子機器の例を示す図。

【図34】 本発明を実施するためのゲート信号線駆動 回路の構成例を示す図。

【図35】 実施例15に示している本発明の駆動方法 による正常なタイミングチャートと信号の書き込みの状態を示す図。

【図36】 実施例15に示している本発明の駆動方法 において、信号遅延等によるずれを伴う場合のタイミン グチャートと信号の書き込みの状態を示す図。

【図37】 実施例15に示している本発明の駆動方法 において、信号連延等によるずれを伴う場合のタイミン グチャートと信号の書き込みの状態を示す図。

[図1]

(A)

1373-1488

1373-1488 (101)

7H-0388(12)

7H-1488

15-1488

15-1488

15-1488

15-1488

15-14888

15-14888


15-14888


15-14888


15-148888


15-148888


























[図13]





【図14】








8089:パンク 8808:テップ 9084:発光管 9086:国際電視(前間) 5086:第2のパランベーション説















[図28]







. .



フロントページの続き

(51) Int. Cl. 7 G O 9 G 3/20 **織**別記号 680

F I G O 9 G 3/20 デーマコード (参考) 680S

680P

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ___

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.



PCT

WORLD INTELLECTUAL PROPERTY ORGANIZATION



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification ⁵ : H01L 33/00, H05B 33/14 C09K 11/06	A1	(11) International Publication Number:	WO 90/13148
		(43) International Publication Date:	1 November 1990 (01.11.90)

PCT/GB90/00584

(21) International Application Number:

(30) Priority data:

(22) International Filing Date: 18 April 1990 (18.04.90)

8909011.2 20 April 1989 (20.04.89) GB

(71) Applicants (for all designated States except US): CAMBRIDGE RESEARCH AND INNOVATION LIMIT-

(71) Applicants (for all designated States except US): CAMBRIDGE RESEARCH AND INNOVATION LIMITED [GB/GB]; CAMBRIDGE CAPITAL MANAGEMENT LIMITED [GB/GB]; 13 Station Road, Cambridge CB1 2JB (GB). LYNXVALE LIMITED [GB/GB]; The Old Schools, Trinity Lane, Cambridge CB2 ITS (GB).


(72) Inventors; and
(75) Inventors/Applicants (for US only): FRIEND, Richard, Henry [GB/GB]; 6 Sherlock Road, Cambridge CB3 0HR (GB). BURROUGHES, Jeremy, Henley [GB/US]; 11 Parsonage Street, Cold Spring, NY 00516 (US). BRADLEY, Donal, Donat, Conor [GB/GB]; Churchill College, Cambridge CB3 0D5 (GB).

(74) Agents: DRIVER, Virginia, Rozanne et al.; Page White & Farrer, 54 Doughty Street, London WC1N 2LS (GB).

(81) Designated States: AT (European patent), AU, BE (European patent), BR, CA, CH (European patent), DE (European patent), ES (European patent), FI, FR (European patent), GB (European patent), IT (European patent), JP, KR, LU (European patent), NL (European patent), SE (European patent), US.

Published

With international search report.



(57) Abstract

An electroluminescent device comprises a semiconductor layer (4) in the form of a thin dense polymer film comprising at least one conjugated polymer, a first contact layer (5) in contact with a first surface of the semiconductor layer, and a second contact layer (3) in contact with a second surface of the semiconductor layer. The polymer film (4) of the semiconductor layer has a sufficiently low concentration of extrinsic charge carriers that on applying an electric field between the first and second contact layers across the semiconductor layer so as to render the second contact layer positive relative to the first contact layer charge carriers are injected into the semiconductor layer and radiation is emitted from the semiconductor layer. The polymer film can be poly(p-phenyenevinylene) [PPV] of formula (I) wherein the phenylene ring may optionally carry one or more substituents each independently selected from alkyl (preferably methyl), alkoxy (preferably methoxy or ethoxy), halogen (preferably chlorine or bromine) or nitro.

DESIGNATIONS OF "DE"

Until further notice, any designation of "DE" in any international application whose international filing date is prior to October 3, 1990, shall have effect in the territory of the Federal Republic of Germany with the exception of the territory of the former German Democratic Republic.

FOR THE PURPOSES OF INFORMATION ONLY

Codes used to identify States party to the PCT on the front pages of pamphlets publishing international applications under the PCT.

	·					
AT	. Austria		ES	Spain	MC	Monaco
AU	Australia		FI	Finland	MG	Madagascar
. 88	Barbados		FR	France	ML	Mali
BB	Belglum		GA	Gabon	MR	Mauritania
BF	Burkina Fasso		GB	United Kingdom	MW	Malawi
BG	Bulgaria		GR	Greece	NL	Netherlands
BJ	Benin '		ĦU	Hungary	NO	Norway
BR	Brazil	:	IT	Italy	RO	Romania
CA	Canada	•	JP	Japan	SD	Sudan
CF	Central African Republic		KP	Democratic People's Republic	SE	Sweden
CC	Congo			of Korea	SN	Senegal
CH	Switzerland		KR	Republic of Korea	รบ	Soviet Union
CM	Cameroon		LI	Liechtensteln	TD	Chad
DR	Germany, Federal Republic of		LK	Sri Lunka	TG	Togo
DK	Donmark		W	Luxembourg	US	United States of America

- 1 -

Title of the Invention

ELECTROLUMINESCENT DEVICES

Field of the Invention

The present invention relates to electroluminescent (EL) devices, and in particular EL devices in which the light-emitting layer is a semiconductor.

Background of the Invention

Electroluminescent (EL) devices are structures which emit light when subject to an applied electric field. The usual model for the physical process in a semiconductor used in this way is through the radiative combination of electron-hole pairs which are injected into the semiconductor from opposite electrodes. Common examples are light-emitting diodes based on GaP and similar III-V semiconductors. Though these devices are efficient and widely used, they are limited in size, and are not easily or economically used in large area displays. Alternative materials which can be prepared over large areas are known, and among the inorganic semiconductors most effort has been directed to ZnS. This system has considerable practical drawbacks, primarily poor reliability. mechanism in ZnS is believed to be one where acceleration of one type of carrier through the semiconductor under a strong electric field causes local excitation of the semiconductor which relaxes through radiative emission.

Among organic materials, simple aromatic molecules such as anthracene, perylene and coronene are known to show electroluminescence. The practical difficulty with these materials is, as with ZnS, their poor reliability, together with difficulties in deposition of the organic layers and the

current-injecting electrode layers. Techniques such as sublimation of the organic material suffer from the disadvantage that the resultant layer is soft, prone to recrystallisation, and unable to support high temperature deposition of top-contact layers. Techniques such as Langmuir-Blodgett film deposition of suitably-modified aromatics suffer from poor film quality, dilution of the active material, and high cost of fabrication.

An electroluminescent device utilising anthracene is disclosed in US-A-3,621,321. This device suffers from high power consumption and low luminescence. In an attempt to provide an improved device, US-A-4,672,265 describes an EL device having a double layer structure as its luminescent layer. However, the suggested materials for the double layer structure are organic materials which suffer from the disadvantages mentioned above.

Summary of the Invention

The present invention seeks to provide an electroluminescent device in which the above mentioned drawbacks are obviated or at least mitigated.

The present invention provides in one aspect an electroluminescent device comprising a semiconductor layer in the form of a thin dense polymer film comprising at least one conjugated polymer, a first contact layer in contact with a first surface of the semiconductor layer, and a second contact layer in contact with a second surface of the semiconductor layer, wherein the polymer film of the semiconductor layer has a sufficiently low concentration of extrinsic charge carriers that on applying an electric field between the first and second contact layers across the semiconductor layer so as to render the second contact layer positive relative to the first

contact layer charge carriers are injected into the semiconductor layer and radiation is emitted from the semiconductor layer.

The invention is based on the discovery by the present inventors that semiconductive conjugated polymers can be caused to exhibit electroluminescence by the injection of charge carriers from suitable contact layers.

Semiconductive conjugated polymers <u>per se</u> are known. For example, their use in an optical modulator is discussed in EP-A-0294061. In that case, polyacetylene is used as the active layer in a modulating structure between first and second electrodes. It is necessary to place an insulating layer between one of the electrodes and the active layer so as to create a space charge region in the active layer which gives rise to the optical modulation effect. Such a structure could not exhibit electroluminescence since the presence of the space charge layer precludes the formation of electron/hole pairs whose decay gives rise to radiation. It will be clear in any event that the exhibition of electroluminescence in EP-A-0294061 would be wholly undesirable since the optical modulation effect would be disrupted thereby.

In the device of the present invention, the conjugated polymer is preferably poly (p-phenylenevinylene) [PPV] and the first charge injecting contact layer is a thin layer of aluminium one surface having formed a thin oxide layer, the first surface of the semiconducting layer being in contact with the said oxide layer and the second charge injecting contact layer is a thin layer of aluminium or gold.

In another embodiment, the conjugated polymer is PPV, the first contact layer is aluminium or an alloy of magnesium and silver and the second contact layer is indium oxide.

In yet another embodiment, the conjugated polymer is PPV and one of the contact layers is non-crystalline silicon and the other of the contact layers is selected from the group consisting of aluminium, gold, magnesium/silver alloy and indium oxide.

These embodiments can be made by putting down either the first contact layer or the second contact layer onto a substrate, applying a thin film of PPV and then putting down the other of the first and second contact layers.

Preferably the polymer film is of substantially uniform thickness in the range 10 nm to 5 μm and the conjugated polymer has a semiconductor band gap in the range leV to 3.5eV. Furthermore the proportion of the conjugated polymer in the electroluminescent areas of the polymer film is sufficient to achieve the percolation threshold for charge transport in the conjugated polymer present in the film.

A second aspect of the present invention provides a method of manufacture of an electroluminescent device wherein a semiconductor layer in the form of a thin layer of a dense polymer film comprising at least one conjugated polymer is deposited onto a substrate by the steps of depositing a thin layer of a precursor polymer as a thin polymer film onto the substrate and then heating the deposited precursor polymer to a high temperature to form the conjugated polymer, a thin layer of a first contact layer being placed in contact with a first surface of the semiconductor layer and a thin layer of a second contact layer being placed in contact with a second surface of the semiconductor layer, wherein the polymer film has a sufficiently low concentration of extrinsic charge carriers that on applying an electric field between the first and second contact layers once in contact with the

semiconductor layer so as to render the second contact layer positive relative to the first contact layer charge carriers are injected into the semiconductor layer and radiation emitted from the semiconductor layer.

By conjugated polymer is meant a polymer which possesses a delocalised π -electron system along the polymer backbone; the delocalised π -electron system confers semiconducting properties to the polymer and gives it the ability to support positive and negative charge carriers with high mobilities along the polymer chain. Such polymers are discussed for example by R.H. Friend in Journal of Molecular Electronics 4 (1988) January-March, No. 1, pages 37 to 46.

It is believed that the mechanism underlying the present invention is such that the positive contact layer injects positive charge carriers into the polymer film and the negative contact layer injects negative charge carriers into the polymer film, these charge carriers combining to form charge carrier pairs which decay radiatively. To achieve this, preferably the positive contact layer is selected to have a high work function and the negative contact layer to have a low work function. Hence the negative contact layer comprises an electron-injecting material, for example a metal or a doped semiconductor that, when placed in contact with the polymer semiconductor layer and made negative with respect to the polymer semiconductor through application of an external potential across the circuit, allows the injection of electrons into the polymer semiconductor layer. The positive contact layer comprises a hole-injecting material, for example a metal or a doped semiconductor that, when placed in contact with the polymer semiconductor layer and made positive with respect to the polymer semiconductor through application of an external potential across the circuit, allows the injection of positive charges, commonly termed "holes", into the polymer semiconductor layer.

In order to produce the desired electroluminescence, the polymer film must be substantially free of defects which act as non-radiative recombination centres, since such defects prevent electroluminescence.

By "dense" polymer film is meant that the polymer film is not fibrillar and is substantially free of voids.

One or each of the contact layers can include, in addition to the layer of charge injecting material, a further layer of a material, preferably an organic material, which serves to control the injection ratio of electrons and holes into the EL layer and to ensure that radiative decay takes place away from the charge injecting material of the contact layers.

The film of conjugated polymer preferably comprises a single conjugated polymer or a single co-polymer which contains segments of conjugated polymer. Alternatively, the film of conjugated polymer may consist of a blend of a conjugated polymer or copolymer with another suitable polymer.

Further preferred features of the polymer film are that:

- (i) the polymer should be stable to oxygen, moisture, and to exposure to elevated temperatures;
- (ii) the polymer film should have good adhesion to an underlying layer, good resistance to thermally-induced and stress-induced cracking, and good resistance to shrinkage, swelling, recrystallisation or other morphological changes;
- (iii) the polymer film should be resilient to ion/atomic migration processes, e.g. by virtue of a high crystallinity and high melting temperature.

Embodiments of the present invention will now be described by way of example only, with reference to the accompanying drawings.

The film of conjugated polymer is preferably a film of a poly(p-phenylenevinylene) [PPV] of formula

$$CH = CH$$
 (1)

wherein the phenylene ring may optionally carry one or more substituents each independently selected from alkyl (preferably methyl), alkoxy (preferably methoxy or ethoxy), halogen (preferably chlorine or bromine), or nitro.

Other conjugated polymers derived from poly(p-phenylenevinylene) are also suitable for use as the polymer film in the EL devices of the present invention. Typical examples of such derivatives are polymers derived by:

(i) replacing the phenylene ring in formula (I) with a fused ring system, eg replacing the phenylene ring with an anthracene or naphthalene ring system to give structures such as:-

These alternative ring systems may also carry one or more substituents of the type described above in relation to the phenylene ring.

(ii) replacing the phenylene ring with a heterocyclic ring system such as a furan ring to give structures such as:-

As before, the furan ring may carry one or more substituents of the type described above in relation to phenylene rings.

(iii) increasing the number of vinylene moieties associated with each phenylene ring (or each of the other alternative ring systems described above in (i) and (ii)) to give structures such as:-

$$CH = CH \frac{1}{V}$$

wherein y represents 2, 3, 4, 5, 6, 7,

Once again, the ring systems may carry the various substituents described above.

These various different PPV derivatives will possess different semiconductor energy gaps; this should permit the construction of electroluminescent devices which have emission at different wavelengths covering the entire visible part of the spectrum.

The film of conjugated polymer may be prepared by means of a chemical and/or thermal treatment of a solution - processible or melt-processible "precursor" polymer. The latter can be purified or pre-processed into the desired form before subsequent transformation to the conjugated polymer via an elimination reaction.

Films of the various derivatives of PPV described above can be applied onto a conducting substrate in similar manner by using an appropriate sulphonium precursor.

In certain circumstances it may be advantageous to use polymer precursors which have a higher solubility in organic solvents than the sulphonium salt precursors (II). Enhanced solubility in organic solvents can be achieved by replacing the sulphonium moiety in the precursor by a less hydrophilic group such as an alkoxy group (usually methoxy), or a pyridinium group.

Typically, a film of poly(phenylinevinylene) is applied onto a conducting substrate by a method which relies on a reaction scheme such as is illustrated in Figure 1. The sulphonium salt monomer (II) is converted into a precursor polymer (III) in aqueous solution or in a solution of methanol/water, or methanol. Such a solution of the pre-polymer (III) can be applied onto a conducting substrate by means of standard spin-coating techniques as used in the semiconductor industry for photoresist processing. The resultant film of precursor-polymer III can then be converted into poly(phenylene vinylene) (I) by heating to temperatures typically in the range 200-350°C.

Details of the conditions necessary for the chemical synthesis of the monomer (II), its polymerisation to the precursor (III) and its thermal conversion to PPV are

described in the literature, for example in D.D.C. Bradley, J. Phys. D (Applied Physics) 20, 1389 (1987); and J.D. Stenger Smith, R.W. Lenz and G. Wegner, Polymer 30, 1048 (1989).

We have found that with poly(phenylenevinylene) films of a thickness in the range 10 nm to 10 micrometres can be obtained. These PPV films are found to have very few pin holes. The PPV film has a semiconductor energy gap of about 2.5eV (500nm); it is robust, shows little reaction with oxygen at room temperature, and is stable out of air at temperatures well in excess of 300°C.

Enhanced ordering in the conjugated material may be achieved by modifying the leaving group of the precursor polymer to ensure that the elimination proceeds smoothly via a simple reaction without generation of additional intermediate structures. Thus, for example, the normal dialkyl sulphonium moiety can be replaced with a tetrahydrothiophenium moiety. The latter eliminates as a single leaving group without decompositon, as is seen for dialkyl sulphide, into an alkyl mercaptan. In the examples described here, the precursor polymers used include both that with the dialkyl sulphonium moiety chosen as dimethyl sulphide and as tetratryebrothiophene. Both precursors produce film of PPV suitable for use in the device structures shown in examples below.

A further material which may be suitable for forming the film of conjugated polymer is poly(phenylene).

This material may be prepared by starting from biologically synthesised derivatives of 5,6-dihydroxycyclohexa-1,3-dienes. These derivatives can be polymerised by use of radical initators into a polymer precursor that is soluble in simple organic solvents. This preparation of poly(phenylene) is more fully described in

Ballard et al, J. Chem. Soc. Chem. Comm. 954 (1983).

A solution of the polymer precursor can be spin coated as a thin film onto a conducting substrate and then be converted to the conjugated poly(phenylene) polymer by a heat treatment, typically in the range 140 to 240° C.

Copolymerisation with vinyl or diene monomers can also be performed so as to obtain phenylene copolymers.

A further category of materials which can be used to form the required film of conjugated polymer is a conjugated polymer which is itself either solution processible or melt processible by virtue of the presence of bulky pendant side groups attached to the main conjugated chain or by virtue of the inclusion of the conjugated polymer into a copolymer structure of which one or more components are non-conjugated. Examples of the former include:-

- (a) Poly(4,4'-diphenylenediphenylvinylene) [PDPV] is an arylene vinylene polymer in which both vinylene carbons are substituted by phenyl rings. It is soluble in common organic solvents thus enabling the preparation of thin films.
- (b) Poly(1,4-phenylene-1-phenylvinylene) and poly(1,4-phenylenediphenylvinylene) polymers are analogues of PPV in which respectively one and both vinylene carbons are substituted with phenyl groups. They are both soluble in organic solvents and may be cast or spun into thin film form.
- (c) Poly(3-alkylthiophene) polymers (alkyl is one of propyl, butyl, pentyl, hexyl, heptyl, octyl, decyl, undecyl, dodecyl etc) which are solution processible in common organic solvents and which for longer alkyl

sequences (alkyl greater than or equal to octyl) are also melt processible.

- (d) Poly(3-alkylpyrrole) polymers which are expected to be similar to the poly(3-alkylthiophene) polymers.
- (e) Poly(2,5-dialkoxy-p-phenylenevinylene) polymers with alkyl greater than butyl are solution processible.
- (f) Poly(phenylacetylene) is a derivative of polyacetylene in which the hydrogen atoms along the chain are replaced by phenyl groups. This substitution renders the material soluble.

In some circumstances it may also be appropriate to form polymer blends of the conjugated polymer with other polymers so as to obtain the required processibility of the polymer and thereby facilitate forming of the required thin uniform films of the polymer on the conducting substrate (the charge injecting contact layer).

When such copolymers or polymer blends are used to form the film of conjugated polymer, the active region of the electroluminescent device which incorporates the said film of conjugated polymer must contain a volume fraction of conjugated polymer which is greater than or equal to the percolation threshold of the copolymer or polymer blend.

The semiconductor electroluminescent layer may be formed as a composite layer with layers of polymers with different band gaps and/or majority charge species so that, for example, concentration of the injected charge, from the charge injecting contact layer, within a particular region of the EL device may be achieved. Composite layers may be fabricated by successive deposition of polymer layers. In the case where films are deposited in the form of the precursor by spin- or

draw-coating to the conjugated polymer, the conversion process to the conjugated polymer renders the film insoluble, so that subsequent layers may be similarly applied without dissolution of the previously deposited film.

Brief description of the drawings

For a better understanding of the present invention, and to show how the same may be carried into effect, reference will now be made, by way of example, to the accompanying drawings in which:

Figure 1 is a formulae drawing showing a reaction scheme for laying down the conjugated polymer;

Figures 2 and 3 are sketches of an electroluminescent device in accordance with the present invention;

Figure 4 is a graph of the electroluminescent output of the device described with reference to Figures 2 and 3;

Figures 5 and 6 are graphs of current flow VS light emission, and output intensity VS applied voltage, respectively for an electroluminescent device according to another example of the invention; and

Figures 7 and 8 are graphs respectively of the current output and electroluminescent intensity of a further example of the invention.

Description of the preferred embodiments

Example 1

Referring now to Figures 2 and 3 an EL device was constructed as follows:

Onto the upper surface of a substrate of glass for example a silica or borosilicate glass 1 of approximately 1mm thickness, a first charge injecting contact layer 2 was formed. The charge injecting contact layer was formed by thermal evaporation of aluminium through a shadow-mask resulting in a layer of approximately 20 nm in thickness. The shadow-mask was used to define a pattern which was a series of parallel strips of width 2mm, separation 2mm and length 15 mm. The resulting aluminium charge injecting contact layer was then exposed to the air to allow formation of a thin surface oxide layer 3. This then formed the electron injecting contact layer.

A solution of the precursor to PPV, in methanol, having a concentration in the range 1 gram polymer to 10 to 25 ml of methanol, was spin-coated onto the combination substrate described above. This was achieved by spreading the polymer solution over the whole surface of the combination substrate and then spinning the substrate, held with its upper surface horizontal, about a vertical axis at speeds of up to 5000 r.p.m. The resultant substrate and precursor polymer layer was then heated in a vacuum oven at a temperature of 300°C for 12 hours. This heat treatment converted the precursor polymer to PPV, and the resultant PPV film 4 had a thickness in the range 100 to 300 nm. The minimum requirements for the film thickness is set by the film conductance and a lower limit is in the region of 20 nm. However, the preferred range of thickness is 20 nm to $1 \mu m$.

A second charge injecting contact layer (5) was then formed by the evaporation of gold or aluminium onto the PPV film. A shadow mask was again used to define a pattern on the surface of the PPV film so that a series of parallel strips of width 2mm, separation 2mm and length 15 mm was formed rotated at right angles to the first charge injecting contact layer strips. The thickness of the second charge injecting contact layer was in the range 20-30nm. This then formed the hole-injecting contact layer.

It is preferable that at least one of the charge injecting contact layers is transparent or semitransparent in order to allow light emission from the EL device perpendicular to the plane of the device. This is achieved here with aluminium and gold layers of a thickness not exceeding 30 mm. For a device with the thickness of the PPV layer about 200 nm, the threshold voltage for charge injection and the appearance of strong electroluminescence is about 40 volts. The voltage gives a threshold electric field of 2 x 10⁶ Vcm⁻¹. At a current density of 2mA/cm² the light emission through the semitransparent electrodes was visible by eye under normal lighting conditions. The output of the device showed only weak dependance on frequencies up to 100 kHz. demonstrates that the response time of the EL device is very short and is faster than 10 microseconds. When in use the EL device was operated in air with no special precautions taken and exhibited no obvious indications of degradation.

The light output from the device was spectrally resolved with a grating monochromator and detected with a silicon photovoltaic cell, and measurements were performed both at room temperature (20°C) and also with the device held in a cryostat with optical access, at low temperatures. Results are shown in Figure 4. The EL spectrum shows light output over the spectral range 690 to 500 nm (1.8 to 2.4 eV) with peaks separated by about 0.15 eV which shift in position a little with temperature.

Other materials which are suitable for use as an electron-injecting contact layer because they have a low work function relative to the EL layer are: n-doped silicon (amorphous or crystalline), silicon with an oxide coating, alkali and alkaline-earth metals either pure or alloyed with other metals such as Ag. Also thin layers of "n-type doped" conjugated polymers may be interposed between a metallic layer and the electroluminescent polymer layer to form the electron-injecting contact layer.

Other materials which are suitable for use as a hole-injecting contact layer because they have a high work function relative to the EL layer are: indium/tin oxides (which are transparent in the visible part of the spectrum), platinum, nickel, palladium and graphite. Also thin layers of "p-type doped" conjugated polymers, such as electrochemically polymerised polypyrrole or polythiophene may be interposed between a metallic layer and the electroluminescent polymer layer to form the hole-injecting contact layer.

The above mentioned materials may be applied as follows: all metals except those with very high melting point temperatures such as platinum may be deposited by evaporation; all metals including indium/tin oxide may be deposited using DC or RF sputtering and also electron beam evaporation; for amorphous silicon deposition may be done by glow-discharge deposition from mixtures of silane and dopants such as phosphine.

The following are some examples of structures using these materials.

Example 2

The structure for this example is built up as a series of layers on a glass substrate. First, a layer of conducting but transparent indium oxide was deposited onto the substrate by a process involving ion-beam sputtering from an indium target in the presence of oxygen.

Samples are prepared in cryopumped system with a base pressure of 10^{-8} mbar. The substrate is water-cooled, remaining at room temperature for all depositions used here. Ion-beam sputtering from an indium target at deposition rates of typically 0.1 nm/sec, in the presence of an oxygen pressure of typically 2 x 10^{-4} mbar, produced films of transparent

indium oxide with resistivities of typically $5 \times 10^{-4} \, \Omega \, \text{cm}$. Typical thicknesses of 100 nm give specific sheet resistances of about 50Ω per square. Such films have optical transmission coefficients in the visible portion of the spectrum of better than 90%.

These films have an amorphous structure, as determined from X-ray and electron diffraction measurements.

A layer of PPV is next deposited onto the indium oxide layer, using the procedure described in example 1 above. A top contact of aluminium is finally deposited by evaporation, typically to a thickness of 50 nm. This structure is operated with the indium oxide contact layer functioning as the positive contact, and the aluminium contact as the negative contact. Light emission is viewed through the indium oxide layer.

Results for a structure constructed this way, with a layer of PPV of thickness 70 nm, and an active area of 2 mm 2 are shown in Figures 5 and 6. The threshold for current flow associated with light emission is seen to be at about 14 V in Figure 5. The variation in the intensity of the spectrally-integrated light output for the device is shown as a function of current in Figure 6.

Example 3

The fabrication of this structure is as for Example 2 above up to the top metal contact. Here, we deposit by evaporation an alloy of silver and magnesium to form the top contact which acts as the negative contact. The evaporation is performed by heating a mixture of silver and magnesium powders in a molar ration of 1 to 10 in a boat, and film thicknesses of typically 50 nm were deposited.

Magnesium is desirable as a material for the negative electrode as it has a low work function. The addition of silver to form an alloy improves the adhesion of the metal film to the polymer layer, and improves its resistance to oxidation. The current/voltage and EL properties of these samples were similar to those described in Example 2.

Example 4

These structures were fabricated with a layer of amorphous silicon-hydrogen alloy acting as the negative electrode, and indium oxide as the positive electrode. A glass substrate is used with an evaporated Metal contact layer of aluminium or chromium. The amorphous silicon-hydrogen film was then deposited by radio-frequency, RF, sputtering as detailed below.

The RF sputterer used has two targets, a liquid Nitrogen cooled getter and is operated with a target-substrate separation of 8 cm. The chamber has a base pressure of 5 x 10⁻⁸ mbar. Magnetron targets are loaded with layers of n-doped Si wafers to a thickness of 3 mm. The targets are cleaned by presputtering for 1-2 hours prior to sample deposition. Substrates prepared as above are radiatively heated so that the temperature at the back side of the 3 cm thick Cu and Al substrate plate is at 250-300 °C. Substrates are rotated at about 6 revs/min. The sputtering gas used is 30% H₂ in Ar, at a pressure of 0.007-0.013 mbar, and is continually passed through the chamber during deposition. The RF power used is 250W with a reflected power of 2W. Deposition rates are typically 12nm/min giving deposition times of 1.5 hours for film thicknesses of 1 µ m.

The resulting amorphous Si is reddish brown in colour and has a d.c. resistivity of between 5 x 10^6 and 5 x 10^8 Ω cm. [This found by evaporating two Al pads, either above or below

the sample, of length 3 mm and with a separation of 0.25 mm and measuring the resistance between these two contacts].

A layer of PPV was then applied to the amorphous silicon-hydrogen layer, as described in Example 1 above, and this was followed with a layer of indium oxide, deposited directly onto the PPV layer, using the procedure described in Example 2.

Results obtained for a structure fabricated using the steps outlined above are shown in Figures 7 and 8 for a structure of area 14 \mbox{mm}^2 , and layer thicknesses of $1\,\mu$ m for the silicon-hydrogen, 40 nm for the PPV and 250 nm for the indium oxide. Figure 7 shows the current versus voltage characteristic for the device in forward bias (indium oxide positive), and Figure 8 shows the variation in integrated light output with current. The onset of charge injection and light emission is at about 17 V, and the rise in current above this threshold is, due to the presence here of the resistive silicon-hydrogen layer, more gradual than observed in structures without it, as seen for example in Figure 5.

Structures of this type did also show weaker EL in reverse bias (indium oxide contact negative with respect to the silicon-hydrogen contact). The preferred mode of operation, however, is in forward bias.

Example 5

Fabrication as in example 4, but with the top layer of indium oxide replaced by a layer of semitransparent gold or aluminium. Structures fabricated with the top layer of thickness about 20 nm showed EL through this top contact. These devices showed similar characteristics to the examples discussed above.

WO 90/13148 PCT/GB90/00584

- 21 -

The method of fabrication of Example 4 could also be used with the contact layers described in Examples 2 and 3.

There are other methods, known per se, for depositing silicon/hydrogen layers and indium oxide layers. For silicon this could include glow discharge of silane and evaporation. For indium oxide other possibilities include tin with the indium, to form indium tin oxide (ITO), which has very similar electrical properties to the indium oxide that we have used here. Deposition methods include evaporation, RF and DC sputtering.

The choice of thickness for the charge injecting contact layers will be determined by the deposition technique used and also the desired optical transparency of the contact layer. The ease of charge injection may be improved by constructing the charge injecting contact layers as composites. Such composites would incorporate thin layers of oxidised and reduced conjugated polymers for hole and electron injection respectively. These extra layers of conjugated polymer may or may not be the same as the active electroluminescent polymer layer. Methods of doping such materials are well known in the field and are clearly described in "Handbook of Conducting Polymers" T.J. Skotheim.

Although in certain circumstances it is preferable that at least one of the charge injecting contact layers is transparent or semitransparent in order to allow emission of radiation perpendicular to the plane of the device it is not necessarily the case for example when emission within the plane of the device only is required.

The limit to the size of the EL device produced is determined by the size of the substrate which can be used for spin-coating. For example, 15 cm diameter silicon wafers have been coated in this way. To coat much larger areas,

techniques such as draw-coating may be used instead. It is therefore feasible that EL devices using conjugated polymers with areas of square metres may be constructed.

At least some of the conjugated polymers, including PPV, are capable of withstanding post-processing such as the deposition of metal layers in which the deposition is required to be at very high temperatures for evaporation, or the deposition of amorphous silicon layers, followed by photolithographic processes for the definition of active electroluminescent areas. Although it is preferable, with the use of PPV, for either spin- or draw-coating to be used as the methods for applying the precursor polymer to the substrate depending upon the conjugated polymer and the type of EL device required spin-, draw-coating and melt-processing are all methods which may be used to deposit the conjugated polymer onto the substrate.

The EL device may be used in a variety of ways where electroluminescence is of use. It may be used where semiconductor LED's have traditionally been used. It may also be used where traditionally liquid crystals have been used, the EL device having many properties which make it a desirable alternative to liquid crystals.

Since the EL device is light-emitting in contrast to liquid crystal displays, the viewing angle is wide. Furthermore, large area EL devices can be achieved where problems associated with substrate flatness and spacing have been encountered with large area liquid crystal displays. The EL devices are particularly suitable for matrix-addressed displays for example televisions and computer displays. An example of electroluminescent devices for use in a matrix-addressed displays is shown in Figure 3 where the charge injecting contact layers are applied in strips, either side of the semiconductor layer, the strips of one contact

layer being orthogonal to the strips of the other contact layer. The matrix-addressing of individual EL devices or areas of the semiconductor layer called pixels of the display is achieved by the selection of a particular strip in the lower charge injecting contact layer and a particular strip, at right angles to the first strip, in the upper charge injecting contact layer. Furthermore since the EL device has such a high speed of response then the EL device is suitable for use as a television screen, particularly since the colour of the emitted light may be controlled through the choice of the conjugated polymer and so its semiconductor band gap and so colour displays using green, red and blue pixels, suitable for colour mixing, are possible through the location of different conjugated polymers in the EL device.

Industrial application

EL devices may also be used as individual shaped elements for indicators in vehicle dashboards, on cookers or video recorders for example. Each element may be produced in the required shape for the intended application. Furthermore the EL device need not be flat and could, for example, be formed after fabrication, to follow contours in three dimensions for example the contours of a windscreen in a vehicle or aircraft. For such use the precursor polymer would have to be applied to a suitable substrate such as transparent polymer film such as polyester, polyvinylidene fluoride or polyimide. If the precursor polymer is applied to such flexible polymer films then continuous fabrication of the EL device, onto a roll, is possible. Alternatively the precursor polymer may be applied, using for example a draw-coating process, onto a pre-fabricated contoured substrate.

Finally use of the EL devices is envisaged in optical communications where the EL device may be fabricated directly onto a prepared structure to act as a light source with

efficient optical coupling of the EL device with optical fibres and/or thin-film waveguides. A similar application is described in an article by Satoshi Ishihara in Science and Technology in Japan of July 1989, pages 8 to 14 entitled "Optical Information Processing".

EL device light sources may be suitable for use as lasers.

CLAIMS:

- 1. An electroluminescent device comprising a semiconductor layer in the form of a thin dense polymer film comprising at least one conjugated polymer, a first contact layer in contact with a first surface of the semiconductor layer, and a second contact layer in contact with a second surface of the semiconductor layer, wherein the polymer film of the semiconductor layer has a sufficiently low concentration of extrinsic charge carriers that on applying an electric field between the first and second contact layers across the semiconductor layer so as to render the second contact layer positive relative to the first contact layer charge carriers are injected into the semiconductor layer and radiation is emitted from the semiconductor layer.
- 2. An electroluminescent device as claimed in claim 1, wherein the conjugated polymer is poly(p-phenylenevinylene) [PPV] of formula

$$\mathbb{C}\Pi = \mathbb{C}\Pi \qquad (1)$$

wherein the phenylene ring may optionally carry one or more substituents each independently selected from alkyl (preferably methyl), alkoxy (preferably methoxy or ethoxy), halogen (preferably chlorine or bromine), or nitro.

- 3. An electroluminescent device as claimed in either of claims 1 or 2, wherein the thin dense polymer film is of substantially uniform thickness in the range 10 nm to $5\,\mu$ m.
- 4. An electroluminescent device as claimed in any of the preceding claims, wherein the conjugated polymer has a semiconductor band gap in the range leV to 3.5eV.

- 5. An electroluminescent device as claimed in any of the preceding claims, wherein the proportion of the conjugated polymer in electroluminescent areas of the polymer film is sufficient to achieve the percolation threshold for charge transport in the conjugated polymer present in the film.
- 6. An electroluminescent device as claimed in any of the preceding claims, wherein the first charge injecting contact layer is a thin layer of aluminium one surface having formed a thin oxide layer, the first surface of the semiconductor layer being in contact with the said oxide layer.
- 7. An electroluminescent device as claimed in any of claims 1 to 5 wherein the first contact layer is selected from the group comprising aluminium or an alloy of magnesium and silver.
- 8. An electroluminescent device as claimed in claim 6, wherein the second charge injecting contact layer is selected from the group comprising aluminium and gold.
- 9. An electroluminescent device as claimed in any of the preceding claims, wherein at least one of the first and second charge injecting contact layers is at least semitransparent.
- 10. An electroluminescent device as claimed in claim 7, wherein the second contact layer comprises indium oxide or indium tin oxide.
- 11. An electroluminescent device as claimed in any of claims 1 to 5, wherein the first contact layer comprises amorphous silicon and the second contact layer is selected from the group comprising aluminium, gold and indium oxide.

WO 90/13148 PCT/GB90/00584


- 27 -

- 12. An electroluminescent device as claimed in any of the preceding claims, wherein at least of one of the first and second charge injecting contact layers is also in contact with a supporting substrate.
- 13. An electroluminescent device as claimed in claim 9, wherein the supporting substrate is silica glass.
- 14. An array of electroluminescent devices, each electroluminescent device as claimed in any of the preceding claims, said first and second charge injecting contact layers being arranged to permit selective addressing in said array.
- A method of manufacture of an electroluminescent device wherein a semiconductor layer in the form of a thin layer of a dense polymer film comprising at least one conjugated polymer is deposited onto a substrate by the steps of depositing a thin layer of a precursor polymer as a thin polymer film onto the substrate and then heating the deposited precursor polymer to a high temperature to form the conjugated polymer, a thin layer of a first contact layer being placed in contact with a first surface of the semiconductor layer and a thin layer of a second contact layer being placed in contact with a second surface of the semiconductor layer, wherein the polymer film has a sufficiently low concentration of extrinsic charge carriers that on applying an electric field between the first and second contact layers once in contact with the semiconductor layer so as to render the second contact layer positive relative to the first contact layer charge carriers are injected into the semiconductor layer and radiation emitted from the semiconductor layer.
- 16. A method as claimed in claim 15, comprising the steps of firstly depositing the first charge injecting contact layer onto a supporting substrate to form a composite substrate then

depositing the precursor polymer as a thin dense polymer film onto the first charge injecting contact layer and then heating the composite substrate and the precursor polymer to a high temperature to form the conjugated polymer in the polymer film and finally depositing the second charge injecting contact layer onto the polymer film.

- 17. A method as claimed in either of claims 15 or 16, wherein the precursor polymer is soluble and is deposited as a thin polymer film on the substrate by spin-coating.
- 18. A method as claimed in any of claims 15 to 17, wherein the precursor polymer is a precursor polymer for poly (p-phenylenevinylene) [PPV].
- 19. A method as claimed in any of claims 15 to 18, wherein the thin dense polymer film is of uniform thickness in the range 10nm to $5\,\mu$ m.
- 20. A method as claimed in any of claims 15 to 19, wherein the first charge injecting contact layer is a thin layer of aluminium one surface having formed a thin oxide layer, the thin oxide layer of the first charge injecting contact layer being placed in contact with the first surface of the semiconductor layer.
- 21. A method as claimed in any of claims 15 to 20, wherein the second charge injecting contact layer is selected from the group comprising aluminium and gold.
- 22. A method as claimed in any of claims 15 to 19, wherein the first contact layer is selected from the group comprising aluminium and magnesium/silver alloy and the second contact layer is indium oxide.

- 23. A method as claimed in any of claims 15 to 19 wherein the first contact layer comprises amorphous silicon and the second contact layer is selected from the group comprising aluminium, gold and indium oxide.
- 24. A method as claimed in any of claims 15 to 24, wherein the first and second charge injecting contact layers are deposited by evaporation.
- 25. A method as claimed in any of claims 15 to 24, wherein the supporting substrate is silica glass.
- 26. Apparatus substantially as hereinbefore described with reference to and as shown in the accompanying drawings.
- 27. A method substantially as hereinbefore described with reference to the accompanying drawings.







FIG.4



3/4 FIG . 5






FIG. 6





SUBSTITUTE SHEET

INTERNATIONAL SEARCH REPORT

International Application No I. CLASSIFICATION OF SUBJECT MATTER (if several classification sympos apply, indicate all) 4 PCT/GB 90/00584 According to International Patent Classification (IPC) or to both National Classification and IPC IPC⁵. H 01 L 33/00, H 05 B 33/14, C 09 K 11/06 II. FIELDS SEARCHED Minimum Documentation Searched 7 Classification System · Classification Symbols IPC⁵ H 01 L, G 09 F, H 05 B, C 09 K Documentation Searched other than Minimum Documentation to the Extent that such Documents are included in the Fields Searched 4 III. DOCUMENTS CONSIDERED TO BE RELEVANT Category • | Citation of Document, 11 with Indication, where appropriate, of the relevant passages 18 Relevant to Claim No. 13 Y Journal of Molecular Electronics, 1,15 volume 4, no. 1, January/March 1988, John Wiley & Sons, Ltd, (GB), R.H. Friend: "Optical investigations of conjugated polymers", pages 37-46 see section 1, "Introduction"; section 2, "Materials"; figures 1-3; section 4b; pages 43-45 Α (cited in the application) 2,4,5,17,18, Y US, A, 4672265 (K. EGUCHI et al.) 1,15 9 June 1987 see claims; figures 1-5; column 12, line 50 - column 14, line 38 (cited in the application) A 7,8,9,12,21 EP, A, 0294061 (THE BRITISH PETROLEUM CO. A 1-4,7,8,12, * Special categories of cited documents: 19 later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step document which may throw doubts on priority claim(e) or which is cited to establish the publication date of another citation or other special reason (as specified) document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed "4" document member of the same patent family IV. CERTIFICATION Date of the Actual Completion of the International Search Date of Mailing of this International Search Report 12th June 1990 1 17 90 International Searching Authority Signature of Authorized Officer EUROPEAN PATENT OFFICE المناهانة -H. DANIELS

Category •	CHARGE OF DESCRIPTION OF THE SECOND SHEE	Τ)
-	Citation of Document, 11 with indication, where appropriate, of the relevant passages	Relevant to Claim No.
	p.l.c.) 7 December 1988 see the whole document (cited in the application)	13,15-17,19, 21,24,25
A	Japanese Journal of Applied Physics, volume 21, no. 6, June 1982, (Tokyo, JP),	1
	K. Kojima et al.: "Electroluminescence in polyethylene terephtalate (PET)I. impulse voltage", pages 860-864 see the whole document	
A	US, A, 3621321 (D.F. WILLIAMS et al.) 16 November 1971 (cited in the application)	
A	Journal of the Chemical Society, Chemical Communications, 1983, (Letchworth, Herts., GB), D.G.H. Ballard et al.: "A biotech route to polyphenylene", see pages 954-955 (cited in the application)	
	(orted in the application)	
		٠.
		·
·		

42.

ANNEX TO THE INTERNATIONAL SEARCH REPORT ON INTERNATIONAL PATENT APPLICATION NO.

GB 9000584

SA 36095

This annex lists the patent family members relating to the patent documents cited in the above-mentioned international search report. The members are as contained in the European Patent Office EDP file on 03/07/90

The European Patent Office is in no way liable for these particulars which are merely given for the purpose of information.

Patent document cited in search report	Publication date	Pate me	Publication date	
US-A- 4672265	09-06-87	JP-A- JP-A- JP-A-	61037887 61037888 61037889	22-02-86 22-02-86 22-02-86
EP-A- 0294061	07-12-88	JP-A- US-A-	1152419 4923288	14-06-89 08-05-90
US-A- 3621321	16-11-71	None		

a 11 Γ d 1075175007

Family list

8 family members for: JP2002351357

Derived from 5 applications

Back to JP2002351357

LIGHT-EMITTING DEVICE, DRIVING METHOD FOR THE SAME, AND

ELECTRONIC INSTRUMENT

Inventor: KOYAMA JUN

Applicant: SEMICONDUCTOR ENERGY LAB

EC:

IPC: H01L51/50; G09F9/30; G09G3/20 (+13)

Publication info: JP2002351357 A - 2002-12-06

Light emitting device, driving method for the same and electronic apparatus

Inventor: KOYAMA JUN (JP)

Applicant:

EC: G09G3/32A

IPC: G09G3/32; G09G3/32; (IPC1-7): G09G3/10

Publication info: US6661180 B2 - 2003-12-09

US2002135312 A1 - 2002-09-26

3 Light emitting device, driving method for the same and electronic apparatus

Inventor: KOYAMA JUN (JP)

Applicant: SEMICONDUCTOR ENERGY LAB (US)

EC: G09G3/32A

IPC: G09G3/32; G09G3/32; (IPC1-7): G09G3/10

Publication info: US6914390 B2 - 2005-07-05

US2004100202 A1 - 2004-05-27

4 Light emitting device, driving method for the same and electronic apparatus

Inventor: KOYAMA JUN (JP)

Applicant: SEMICONDUCTOR ENERGY LAB

EC: G09G3/32A

IPC: H01L29/08; H01L27/32; H01L29/02 (+2)

Publication info: US7106006 B2 - 2006-09-12

US2005218400 A1 - 2005-10-06

Light Emitting Device, Driving Method for the Same and Electronic Apparatus

Inventor: KOYAMA JUN (JP)

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC:

IPC: H01L29/04; H01L29/02

Publication info: US2007007527 A1 - 2007-01-11

Data supplied from the esp@cenet database - Worldwide

LIGHT-EMITTING DEVICE, DRIVING METHOD FOR THE SAME, AND ELECTRONIC INSTRUMENT

Publication number: JP2002351357 **Publication date:** 2002-12-06 **KOYAMA JUN**

Inventor:

SEMICONDUCTOR ENERGY LAB

Applicant: Classification:

а

ା

- international: H01L51/50; G09F9/30; G09G3/20; G09G3/30; H01L27/32;

H05B33/14; H01L51/50; G09F9/30; G09G3/20; G09G3/30; H01L27/28; H05B33/14; (IPC1-7): G09F9/30; G09G3/20;

G09G3/30; H05B33/14

- European:


Application number: JP20020075625 20020319

Priority number(s): JP20020075625 20020319; JP20010081779 20010322

Report a data error here

Abstract of JP2002351357

PROBLEM TO BE SOLVED: To provide a lightemitting device which can obtain constant brightness without being affected by deterioration in an organic light-emitting layer or a temperature change and display a desired color display. SOLUTION: Lowering in OLED(organic light emitting diode) brightness due to the deterioration is reduced by making the OLED emit light while keeping constant an electric current flowing through the OLED instead of making the OLED emit light while keeping constant an OLED driving voltage. That is, the change in the OLED brightness caused by the deterioration of the OLED is prevented by controlling the OLED brightness based on the electric current not on the voltage. Specifically, the drain electric current Id of a transistor for supplying an electric current is controlled in a signal line drive circuit, thereby the drain electric current ID is kept constant without relying on the value of a loadresistor.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-351357

(P2002-351357A)

(43) 公開日 平成14年12月6日(2002.12.6)

(51) Int. Cl.	•	識別記号		FΙ				テーマコート・	(参考)
G09F	9/30	338		G09F	9/30	338	3 K	.007	
		365				365	Z 50	080	
G09G	3/20	621		G09G	3/20	621	A 50	094	
		624				624	В		
		641				641	D		
			審査請求	未請求	請求項の数16	OL	(全32頁)	最終頁	に続く

(21)出願番号 特願2002-75625(P2002-75625)

(22) 出願日 平成14年3月19日(2002.3.19)

(31)優先権主張番号 特願2001-81779(P2001-81779)

(32)優先日 平成13年3月22日(2001.3.22)

(33)優先権主張国 日本(JP)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く

(54) 【発明の名称】発光装置、その駆動方法及び電子機器

(57)【要約】

【課題】 有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供することを課題とする

【解決手段】 OLED駆動電圧を一定に保ってOLE Dを発光させるのではなく、OLEDに流れる電流を一定に保ってOLEDを発光させることで、劣化によるOLEDの輝度の低下を小さくする。すなわち、OLEDの輝度を電圧によって制御するのではなく、電流によって制御することで、OLEDの劣化によるOLEDの輝度の変化を防ぐ。具体的には、OLEDに電流を供給するトランジスタのドレイン電流 I dを、信号線駆動回路において制御することで、負荷抵抗の値によらずドレイン電流 I dを一定に保つ。



【特許請求の範囲】

【請求項1】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 発光素子と、電源線と、信号線と、走査線とを有する発 光装置であって、

前記第3及び第4のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されていること を特徴とする発光装置。

【請求項2】第1のトランジスタと、第2のトランジス 20 タと、第3のトランジスタと、第4のトランジスタと、 発光素子と、電源線と、信号線と、第1走査線と、第2 走査線とを有する発光装置であって、

前記第3及び第4のトランジスタのゲート電極は、共に 前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン 30 発光装置。 ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、

前記第2のトランジスタのゲート電極は前記第2走査線 に接続されていることを特徴とする発光装置。

【請求項3】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 発光素子と、電源線と、信号線と、走査線とを有する発 光装置であって、

前記第2、第3及び第4のトランジスタのゲート電極 は、共に前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されていること を特徴とする発光装置。

【請求項4】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、発光素子と、電源線と、信号線 10 と、第1走査線と、第2走査線とを有する発光装置であ って.

前記第2、第3及び第4のトランジスタのゲート電極 は、共に前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、 前記第5のトランジスタのゲート電極は、前記第2走査 線に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されていることを特徴とする

【請求項5】請求項3または請求項4において、前記第 3及び第4のトランジスタと、前記第2のトランジスタ の極性が逆であることを特徴とする発光装置。

【請求項6】請求項1乃至請求項5のいずれか1項にお いて、前記第3のトランジスタと前記第4のトランジス 夕の極性が同じであることを特徴とする発光装置。

【請求項7】請求項1乃至請求項6のいずれか1項にお いて、前記第1のトランジスタと、前記第2のトランジ スタの極性が同じであることを特徴とする発光装置。

40 【請求項8】請求項1乃至請求項7のいずれか1項にお いて、前記発光装置を用いることを特徴とする電子機

【請求項9】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 発光素子と、電源線と、信号線と、走査線とを有する発 光装置の駆動方法であって、

前記第3及び第4のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 50 は、一方は前記信号線に、もう一方は前記第1のトラン

ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、

1フレーム期間内に、前記第3のトランジスタ及び前記 10 ジスタのドレイン領域に接続されており、 第4のトランジスタがオンになる第1の期間と、前記第 3のトランジスタ及び前記第4のトランジスタがオフに なる第2の期間とが設けられており、

前記第2のトランジスタは前記第1の期間においてオ フ、前記第2の期間においてオンになっており前記第1 の期間において、前記第1のトランジスタのドレイン電 流の大きさをアナログビデオ信号で制御することで、前 記発光素子の輝度を制御することを特徴とする発光装置 の駆動方法。

【請求項10】第1のトランジスタと、第2のトランジ 20 スタと、第3のトランジスタと、第4のトランジスタ と、発光素子と、電源線と、信号線と、第1走査線と、 第2 走査線とを有する発光装置の駆動方法であって、 前記第3及び第4のトランジスタのゲート電極は、共に 前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン 30 の駆動方法であって、 ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、 前記第2のトランジスタのゲート電極は前記第2走査線 に接続されており、

1フレーム期間内に、前記第3のトランジスタ及び前記 第4のトランジスタがオンになる第1の期間と、前記第 40 続されており、 3のトランジスタ及び前記第4のトランジスタがオフに なる第2の期間とが設けられており、

前記第2のトランジスタは前記第1の期間においてオ フ、前記第2の期間においてオンになっており前記第1 の期間において、前記第1のトランジスタのドレイン電 流の大きさをアナログビデオ信号で制御することで、前 記発光素子の輝度を制御することを特徴とする発光装置 の駆動方法。

【請求項11】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ 50 スタがオンで、なおかつ前記第5のトランジスタがオフ

と、発光素子と、電源線と、信号線と、走査線とを有す る発光装置の駆動方法であって、

前記第2、第3及び第4のトランジスタのゲート電極 は、共に前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、

1フレーム期間内に、前記第3のトランジスタ及び前記 第4のトランジスタがオンになる第1の期間と、前記第 3のトランジスタ及び前記第4のトランジスタがオフに なる第2の期間とが設けられており、

前記第2のトランジスタは前記第1の期間においてオ フ、前記第2の期間においてオンになっており前記第1 の期間において、前記第1のトランジスタのドレイン電 流の大きさをアナログビデオ信号で制御することで、前 記発光素子の輝度を制御することを特徴とする発光装置 の駆動方法。

【請求項12】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、発光素子と、電源線と、信 号線と、第1走査線と、第2走査線とを有する発光装置

前記第2、第3及び第4のトランジスタのゲート電極 は、共に前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、 前記第5のトランジスタのゲート電極は、前記第2走査 線に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

1フレーム期間内に、前記第3及び前記第4のトランジ

になる第1の期間と、

前記第3及び前記第4のトランジスタがオフで、なおかつ前記第5のトランジスタがオフになる第2の期間と、前記第3及び前記第4のトランジスタがオフで、なおかつ前記第5のトランジスタがオンになる第3の期間と、が設けられており、

前記第2のトランジスタは前記第1の期間においてオフ、前記第2の期間においてオン、前記第3の期間においてオンになっており前記第1の期間において、前記第1のトランジスタのドレイン電流の大きさをアナログビ 10 デオ信号で制御することで、前記発光素子の輝度を制御することを特徴とする発光装置の駆動方法。

【請求項13】第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第4のトランジスタと、発光素子と、電源線と、信号線と、走査線とを有する発光装置の駆動方法であって、

前記第3及び第4のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン 20 ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、

1フレーム期間内に、デジタルビデオ信号の各ビットに 30 対応した第1の期間及び第2の期間が設けられており、前記第1の期間において、前記第3のトランジスタ及び前記第4のトランジスタがオン、前記第2のトランジスタがオフになり、

前記第2の期間において、前記第3のトランジスタ及び 前記第4のトランジスタがオフ、前記第2のトランジス タがオンになり、

対応する前記デジタルビデオ信号の各ビットが有する情報に基づき、前記第1の期間における前記発光素子の発光の有無が制御されることを特徴とする発光装置の駆動 40 方法。

【請求項14】第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第4のトランジスタと、発光素子と、電源線と、信号線と、第1走査線と、第2走査線とを有する発光装置の駆動方法であって、前記第3及び第4のトランジスタのゲート電極は、共に前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、 前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、 前記第2のトランジスタのゲート電極は前記第2走査線 に接続されており、

1フレーム期間内に、デジタルビデオ信号の各ビットに対応した第1の期間及び第2の期間が設けられており、前記第1の期間において、前記第3のトランジスタ及び前記第4のトランジスタがオン、前記第2のトランジスタがオフになり、

前記第2の期間において、前記第3のトランジスタ及び 前記第4のトランジスタがオフ、前記第2のトランジス タがオンになり、

対応する前記デジタルビデオ信号の各ビットが有する情報に基づき、前記第1の期間における前記発光素子の発光の有無が制御されることを特徴とする発光装置の駆動方法。

【請求項15】第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第4のトランジスタと、発光素子と、電源線と、信号線と、走査線とを有する発光装置の駆動方法であって、

前記第2、第3及び第4のトランジスタのゲート電極 は、共に前記走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接 続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、

1フレーム期間内に、デジタルビデオ信号の各ビットに 対応した第1の期間及び第2の期間が設けられており、 前記第1の期間において、前記第3のトランジスタ及び 前記第4のトランジスタがオン、前記第2のトランジス タがオフになり、

前記第2の期間において、前記第3のトランジスタ及び 前記第4のトランジスタがオフ、前記第2のトランジス タがオンになり、

対応する前記デジタルビデオ信号の各ビットが有する情報に基づき、前記第1の期間における前記発光素子の発50 光の有無が制御されることを特徴とする発光装置の駆動

方法。

【請求項16】第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、発光素子と、電源線と、信号線と、第1走査線と、第2走査線とを有する発光装置の駆動方法であって、

前記第2、第3及び第4のトランジスタのゲート電極は、共に前記第1走査線に接続されており、

前記第3のトランジスタのソース領域とドレイン領域 ルミネッセンス (Electroluminescence) が得られる有は、一方は前記信号線に、もう一方は前記第1のトラン 10 機化合物 (有機発光材料) を含む層 (以下、有機発光層ジスタのゲート電極に接続されており、 と記す) と、陽極層と、陰極層とを有している。有機化

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第1のトランジスタのソース領域は前記電源線に接続されており、

前記第2のトランジスタのソース領域とドレイン領域 は、前記第1のトランジスタのドレイン領域と、前記発 光素子が有する画素電極にそれぞれ接続されており、 前記第5のトランジスタのゲート電極は、前記第2走査 20

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に、もう一方は前記第1のトラン ジスタのゲート電極に接続されており、

1フレーム期間内に、デジタルビデオ信号の各ビットに 対応した第1の期間、第2の期間及び第3の期間が設け られており、

前記第1の期間において、前記第3のトランジスタ及び 前記第4のトランジスタがオン、前記第2のトランジス タ及び前記第5のトランジスタがオフになり、前記第2 30 の期間において、前記第3のトランジスタ及び前記第4 のトランジスタがオフ、前記第2のトランジスタがオ ン、前記第5のトランジスタがオフになり、

前記第3の期間において、前記第3及び前記第4のトランジスタがオフで、前記第2のトランジスタがオン及び前記第5のトランジスタがオンになり、

対応する前記デジタルビデオ信号の各ビットが有する情報に基づき、前記第1の期間における前記発光素子の発光の有無が制御されることを特徴とする発光装置の駆動方法。

【発明の詳細な説明】

線に接続されており、

[0001]

【発明の属する技術分野】本発明は、基板上に形成された発光素子、例えばOLED (Organic Light Emitting Diode) を、該基板とカバー材の間に封入したOLEDパネルに関する。また、該OLEDパネルにコントローラを含むIC等を実装した、OLEDモジュールに関する。なお本明細書において、OLEDパネル及びOLEDモジュールを共に発光装置と総称する。本発明はさらに、発光装置の駆動方法と、該発光装置を用いた電子機

器に関する。

[0002]

【従来の技術】OLEDは自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年OLEDを用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。

【0003】OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良い。

【0004】なお、本明細書では、OLEDの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にOLEDは、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/陰極等の順に積層した構造を有していることもある。

[0005]

【発明が解決しようとする課題】発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、OLEDの輝度の低下であった。

【0006】有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。

【0007】有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとOLEDの輝度は低下し、表示する画像は不鮮明になる。なお本明細書において、一対の電極から有機発光層に印加する電圧をOLED駆 動電圧(Vel)と定義する。

【0008】また、R(赤)、G(緑)、B(青)に対応した三種類のOLEDを用いたカラー化表示方式において、有機発光層を構成する有機発光材料は、OLEDの対応する色によって異なる。そのため、OLEDの有機発光層が、対応する色ごとに異なる速度で劣化することがある。この場合、時間が経つにつれ、OLEDの輝度が色ごとに異なってしまい、発光装置に所望の色を有する画像を表示することができなくなる。

Dモジュールを共に発光装置と総称する。本発明はさら 【0009】また、有機発光層の温度は、外気温やOLに、発光装置の駆動方法と、該発光装置を用いた電子機 50 EDパネル自身が発する熱等に左右されるが、一般的に

20

30

q

OLEDは温度によって流れる電流の値が変化する。図27に、有機発光層の温度を変化させたときの、OLEDの電圧電流特性の変化を示す。電圧が一定のとき、有機発光層の温度が高くなると、OLED駆動電流は大きくなる。そしてOLED駆動電流とOLEDの輝度は比例関係にあるため、OLED駆動電流が大きければ大きいほど、OLEDの輝度は高くなる。このように、有機発光層の温度によってOLEDの輝度が変化するため、所望の階調を表示することが難しく、温度の上昇に伴って発光装置の消費電流が大きくなる。

【0010】さらに、一般的に、有機発光材料の種類によって温度変化におけるOLED駆動電流の変化の度合いが異なるため、カラー表示において各色のOLEDの輝度が温度によってバラバラに変化することが起こりうる。各色の輝度のバランスが崩れると、所望の色を表示することができない。

【0011】本発明は上述したことに鑑み、有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供することを課題とする。

[0012]

【課題を解決するための手段】本発明者は、OLED駆動電圧を一定に保って発光させるのと、OLEDに流れる電流を一定に保って発光させるのとでは、後者の方が、劣化によるOLEDの輝度の低下が小さいことに着目した。なお本明細書において、OLEDに流れる電流をOLED駆動電流(Ie1)と呼ぶ。そして、OLEDの輝度を電圧によって制御するのではなく、電流によって制御することで、OLEDの劣化によるOLEDの輝度の変化を防ぐことができるのではないかと考えた。

【0013】具体的に本発明では、各画素に設けたトランジスタのドレイン電流 I dを、信号線駆動回路において制御する。トランジスタのドレイン電流 I dを、信号線駆動回路において制御するので、ドレイン電流 I dは負荷抵抗の値によらずに一定になる。

【0014】ドレイン電流Idが流れると、トランジスタのゲート電極とドレイン領域間に電圧が生じる。そして、該電圧を維持したまま、トランジスタのドレイン電流が単数または複数の回路素子を間に介してOLEDに流れるようにする。なおドレイン電流Idは、トランジ 40スタが飽和領域において動作するような大きさである。

【0015】上記構成によって、OLEDに流れるOLED駆動電流の値は、負荷抵抗の値によらず信号線駆動回路によって制御されることになる。言い換えると、トランジスタの特性の違いや、OLEDの劣化等に左右されずに、OLED駆動電流を所望の値に制御することが可能になる。

【0016】本発明では、上記構成により、有機発光層が劣化してもOLEDの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。ま

た、各色毎に対応したOLEDを用いたカラー表示の発光装置の場合、OLEDの有機発光層が、対応する色ごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。

【0017】また、有機発光層の温度が外気温やOLE Dパネル自身が発する熱等に左右されても、OLED駆動電流を所望の値に制御することができる。よって、OLED駆動電流とOLEDの輝度は比例するので、OLEDの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右されずに各色のOLEDの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。

【0018】さらに、一般的に、有機発光材料の種類によって温度変化におけるOLED駆動電流の変化の度合いが異なるため、カラー表示において各色のOLEDの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。

【0019】また一般的な発光装置は、各画素に電流を 供給する配線自体が抵抗を有するため、配線の長さによ ってその電位が多少降下する。そしてこの電位の降下 は、表示する画像によっても大きく異なる。特に、同じ 配線から電流が供給される複数の画素において、階調数 の高い画素の割合が大きくなると、配線に流れる電流が 大きくなり、電位の降下が顕著に現れる。電位が降下す ると、各画素のOLEDにそれぞれかかる電圧が小さく なるため、各画素に供給される電流は小さくなる。よっ て、ある所定の画素において一定の階調を表示しようと しても、同じ配線から電流が供給されている他の画素の 階調数が変化すると、それに伴って該所定の画素に供給 される電流が変化し、結果的に階調数も変化する。しか し本発明の発光装置では、表示する画像毎に測定値と基 準値を得て、OLED電流を補正することができるの で、表示する画像が変化しても補正により所望の階調数 を表示することができる。

【0020】なお、本発明の発光装置において、画素に 用いるトランジスタは単結晶シリコンを用いて形成され たトランジスタであっても良いし、多結晶シリコンやア モルファスシリコンを用いた薄膜トランジスタであって も良い。また、有機半導体を用いたトランジスタであっ ても良い。

【0021】なお本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。

50 [0022]

【発明の実施の形態】 (実施の形態1) 図1に本発明の OLEDパネルの構成を、ブロック図で示す。100は 画素部であり、複数の画素101がマトリクス状に形成 されている。また102は信号線駆動回路、103は第 1 走査線駆動回路、104は第2走査線駆動回路であ る。

11

【0023】なお図1では信号線駆動回路102と、第 1 走査線駆動回路 1 0 3 と、第 2 走査線駆動回路 1 0 4 が、画素部100と同じ基板上に形成されているが、本 発明はこの構成に限定されない。信号線駆動回路102 10 Viに接続されており、ドレイン領域はトランジスタT と第1走査線駆動回路103と、第2走査線駆動回路1 04が画素部100と異なる基板上に形成され、FPC 等を介して、画素部100と接続されていても良い。ま た、図1では信号線駆動回路102、第1走査線駆動回 路103及び第2走査線駆動回路104は1つづつ設け られているが、本発明はこの構成に限定されない。信号 線駆動回路102と第1走査線駆動回路103と第2走 査線駆動回路104の数は設計者が任意に設定すること ができる。

【0024】なお本明細書において接続とは、電気的な 20 接続を意味する。

【0025】また図1では、画素部100に信号線S1 ~Sx、電源線V1~Vx、第1走査線Ga1~Ga y、第2走査線Gb1~Gbyが設けられている。なお 信号線と電源線の数は必ずしも同じであるとは限らな い。第1走査線と第2走査線の数は必ずしも同じである とは限らない。また本発明の発光装置が必ずしもこれら の配線を全て有している必要はなく、また、これらの配 線の他に、別の異なる配線が設けられていても良い。

【0026】電源線V1~Vxは所定の電位に保たれて 30 いる。なお図1ではモノクロの画像を表示する発光装置 の構成を示しているが、本発明はカラーの画像を表示す る発光装置であっても良い。その場合、電源線V1~V xの電位の高さを全て同じに保たなくても良く、対応す る色毎に変えるようにしても良い。

【0027】図2に、図1で示した画素101の詳しい 構成を示す。図2に示す画素101は、信号線Si(S 1~Sxのうちの1つ)、第1走査線Gaj(Ga1~ Gayのうちの1つ)、第2走査線Gbj (Gb1~G byのうちの1つ)及び電源線Vi (V1~Vxのうち 40 の1つ)を有している。

【0028】また画素101は、トランジスタTr1 (電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2(駆動用トランジスタまたは 第2のトランジスタ)、トランジスタTr3(第1スイ ッチング用トランジスタまたは第3のトランジスタ)、 トランジスタTr4(第2スイッチング用トランジスタ または第4のトランジスタ)、OLED106及び保持 容量105を有している。

【0029】トランジスタTr3とトランジスタTr4 50

のゲート電極は、共に第1走査線Gajに接続されてい る。

【0030】トランジスタTr3のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス タTrlのゲート電極に接続されている。またトランジ スタTr4のソース領域とドレイン領域は、一方は信号 線Siに、もう一方はトランジスタTrlのドレイン領 域に接続されている。

【0031】トランジスタTr1のソース領域は電源線 r2のソース領域に接続されている。トランジスタTr 2のゲート電極は第2走査線Gbjに接続されている。 トランジスタTr2のドレイン領域は、OLED106 が有する画素電極に接続されている。

【0032】OLED106は陽極と陰極を有してお り、本明細書では、陽極を画素電極(第1の電極)とし て用いる場合は陰極を対向電極(第2の電極)と呼び、 陰極を画素電極として用いる場合は陽極を対向電極と呼

【0033】対向電極の電位は、一定の高さに保たれて いる。

【0034】なお、トランジスタTr3とトランジスタ Tr4は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r3とトランジスタTr4の極性は同じである。

【0035】また、トランジスタTr1とTr2は、n チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr1とTr2 の極性は同じである。そして、陽極を画素電極として用 い、陰極を対向電極として用いる場合、トランジスタT r1とTr2はpチャネル型トランジスタである。逆 に、陽極を対向電極として用い、陰極を画素電極として 用いる場合、トランジスタTr1とTr2はnチャネル 型トランジスタである。

【0036】保持容量105はトランジスタTr1のゲ ート電極と電源線Viとの間に形成されている。保持容 量105はトランジスタTr1のゲート電極とソース領 域の間の電圧(ゲート電圧)を維持するために設けられ ているが、必ずしも設ける必要はない。

【0037】(実施の形態2)次に、図2に示した発光 装置の駆動について、図3を用いて説明する。本実施の 形態では、図2に示した発光装置の各画素の動作を、書 き込み期間 Taと表示期間 Tdとに分けて説明する。

【0038】書き込み期間Taでは、第1走査線Gaj が選択される。第1走査線Gajが選択されると、第1 走査線Gajにゲート電極が接続されたトランジスタT r3及びTr4がオンになる。なお書き込み期間Taで は、第2走査線Gbjは選択されておらず、Tr2はオ フになっている。

【0039】そして、信号線駆動回路102に入力され

るビデオ信号の電位に基づき、信号線S1~Sxと電源 線V1~Vxの間に、それぞれ一定の電流Icが流れ る。なお本明細書において電流Icを信号電流と呼ぶ。 【0040】図3 (A) に、書き込み期間Taにおい て、信号線Siに一定の電流Icが流れた場合の、画素 101の概略図を示す。107は信号線駆動回路102 が有する定電流源を意味する。また、108は対向電極 に電位を与える電源への接続用の端子である。

【0041】書き込み期間Taにおいて、トランジスタ Tr3及びTr4はオンの状態にあるので、信号線Si 10 書き込み期間Taが開始されてから、全ての画素におい に一定の電流 I c が流れると、一定の電流 I c はトラン ジスタTr1のソース領域とドレイン領域の間に流れ る。このとき電流Icは、トランジスタTrlが飽和領 域で動作するように、定電流源107においてその大き さが制御されている。

【0042】飽和領域において、Vasはゲート電極とソ ース領域間の電位差 (ゲート電圧) 、μをトランジスタ の移動度、C。を単位面積あたりのゲート容量、W/L をチャネル形成領域のチャネル幅Wとチャネル長しの 比、 $V_{r_{\rm H}}$ を閾値、 μ を移動度、トランジスタTr1のド 20 レイン電流を I d とすると、以下の式 1 が成り立つ。 [0043]

 $[\text{th 1}] \text{ I d} = \mu \, C_0 \, \text{W/L} \, (V_{GS} - V_{TH})^{-2} / 2$ 【0.044】式1において μ 、 C_{\bullet} 、W/L、 V_{II} は全 て個々のトランジスタによって決まる固定の値である。 またトランジスタTr1のドレイン電流 I dは、定電流 源107によってId=Icに保たれている。よって式 1からわかるように、トランジスタTr1のゲート電圧 Vesは信号電流 Icの値によって定まる。

Tdが開始される。表示期間Tdでは第1走査線Gaj は選択されておらず、第2走査線Gbjが選択される。

【0046】図3(B)に、表示期間Tdにおける画素 の概略図を示す。トランジスタTr3及びトランジスタ Tr4はオフになっている。また、トランジスタTr2 はオンになっている。

【0047】表示期間Tdでは、トランジスタTr1 は、書き込み期間Taにおいて定められたVcsがそのま ま維持されている。そのため、トランジスタTr1のド レイン電流 I d の値は信号電流 I c と同じ値に維持され 40 たままである。また、トランジスタTr2はオンになっ ているので、ドレイン電流IdはトランジスタTr2を 介してOLED106に流れる。よって、表示期間Td では、該信号電流Icと同じ大きさのOLED駆動電流 がOLED106に流れ、かつ該OLED駆動電流の大 きさに見合った輝度で、OLED106が発光する。

【0048】全ての画素において書き込み期間Taと表 示期間Tdとが出現する。そしてその出現するタイミン グは、各ラインの画素毎に異なっている。なお本明細書 では、画素部が有する複数の画素のうち、同じ第1走査 50 間の長いサブフレーム期間を、幾つかに分割しても良

線または同じ第2走査線を有する全ての画素を、同じラ インの画素と呼ぶ。

【0049】そしてアナログのビデオ信号を用いた駆動 方法(アナログ駆動法)の場合、アナログのビデオ信号 によってIcの大きさが定められ、該Icの大きさに見 合った輝度でOLED106が発光することで、階調が 表示される。この場合、全ての画素において1つの書き 込み期間Taと1つの表示期間Tdが出現することで、 1つの画像が表示される。いずれか1つの画素において て表示期間Tdが終了するまでの期間をフレーム期間と 呼ぶ。連続するフレーム期間は互いに重なっている。

【0050】図4に、アナログ駆動法におけるタイミン グチャートの一例を示す。1フレーム期間はy個のライ ン期間を有しており、各ライン期間において各第1走査 線が選択されている。各ライン期間において、各信号線 に所定の信号電流 I c (I c 1 ~ I c x) が流れる。図 4ではライン期間Lj(j=1~y)において各信号線 に流れる信号電流の値を、Icl[Lj]~Icx[L j 】と表している。

【0051】書き込み期間Taと表示期間Tdの開始さ れるタイミングは、各ラインの画素ごとにずれており、 各ラインの画素の書き込み期間の出現するタイミングは 重ならない。

【0052】一方デジタルのビデオ信号を用いた時間階 調の駆動方法(デジタル駆動法)の場合、各画素におい て1フレーム期間中に書き込み期間Taと表示期間Td が繰り返し出現することで、1つの画像を表示すること が可能である。nビットのビデオ信号によって画像を表 【0045】書き込み期間Taが終了すると、表示期間 30 示する場合、少なくとも各ビットに対応したn個の書き 込み期間と、n個の表示期間とが1フレーム期間内に設 けられる。n個の書き込み期間(Tal~Tan)と、 n個の表示期間(Tdl~Tdn)は、ビデオ信号の各 ビットに対応している。

> 【0053】図5に1フレーム期間において、n個の書 き込み期間(Tal~Tan)とn個の表示期間(Td 1~Tdn)が出現するタイミングを示す。横軸は時間 を示しており、縦軸は画素が有する第1走査線の位置を 示している。

【0054】書き込み期間Tam(mは1~nの任意の 数)の次には、同じビット数に対応する表示期間、この 場合Tdmが出現する。書き込み期間Taと表示期間T dとを合わせてサブフレーム期間SFと呼ぶ。mビット 目に対応している書き込み期間Tamと表示期間Tdm とを有するサブフレーム期間はSFmとなる。

【0055】表示期間Td1~Tdnの長さは、Td 1:Td2:…:Tdn=2°:2':…:2" 'を満た

【0056】なお、表示上での画質向上のため、表示期

い。具体的な分割の仕方については、特開2002-023696号、特願2001-257163号において 開示されているので、参照することが可能である。

【0057】図5に示した駆動法では、1フレーム期間中における発光する表示期間の長さの和を制御することで、階調を表示する。

【0058】本発明では、上記構成により、有機発光層が劣化してもOLEDの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したOLEDを用いたカラー表示の発 10 光装置の場合、OLEDの有機発光層が、対応する色ごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。

【0059】また、有機発光層の温度が外気温やOLE Dパネル自身が発する熱等に左右されても、OLED駆動電流を所望の値に制御することができる。よって、OLED駆動電流とOLEDの輝度は比例するので、OLEDの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に20左右されずに各色のOLEDの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。

【0060】さらに、一般的に、有機発光材料の種類によって温度変化におけるOLED駆動電流の変化の度合いが異なるため、カラー表示において各色のOLEDの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示 30 することができる。

【0061】また一般的な発光装置は、各画素に電流を 供給する配線自体が抵抗を有するため、配線の長さによ ってその電位が多少降下する。そしてこの電位の降下 は、表示する画像によっても大きく異なる。特に、同じ 配線から電流が供給される複数の画素において、階調数 の高い画素の割合が大きくなると、配線に流れる電流が 大きくなり、電位の降下が顕著に現れる。電位が降下す ると、各画素のOLEDにそれぞれかかる電圧が小さく なるため、各画素に供給される電流は小さくなる。よっ 40 て、ある所定の画素において一定の階調を表示しようと しても、同じ配線から電流が供給されている他の画素の 階調数が変化すると、それに伴って該所定の画素に供給 される電流が変化し、結果的に階調数も変化する。しか し本発明の発光装置では、表示する画像毎に測定値と基 準値を得て、OLED電流を補正することができるの で、表示する画像が変化しても補正により所望の階調数 を表示することができる。

【0062】(実施の形態3)本実施の形態では、図2 に示した発光装置の駆動の、実施の形態2とは異なる例 50

について、図6を用いて説明する。本実施の形態では、図2に示した発光装置の各画素の動作を、書き込み期間 Taと、表示期間Tdと、非表示期間Teとに分けて説明する。なお、書き込み期間Taと表示期間Tdにおける画素の動作は、実施の形態2において既に説明してあるので、ここでは非表示期間Teにおける画素の動作について説明する。

【0063】非表示期間Teは、表示期間Tdが終了した後、表示期間Tdが出現する前に出現する。非表示期間Tdでは、第1走査線Gaj及び第2走査線Gbjは選択されていない。

【0064】図6に、非表示期間Teにおける画素の概略図を示す。トランジスタTr3及びトランジスタTr4はオフになっている。また、トランジスタTr2もオフになっている。よって、OLED106にOLED駅動電流は流れず、OLED106は発光しない。

【0065】非表示期間Teは、必ずしも全ての表示期間Tdの後に出現するわけではない。ただし、全ラインの画素の書き込み期間が終了する前に、1ライン目の画素の表示期間が終了するような場合、該表示期間の後に非表示期間が出現する。

【0066】本実施の形態の駆動方法は、主にデジタルのビデオ信号による駆動において用いられる。デジタルのビデオ信号を用いた時間階調の駆動方法(デジタル駆動法)では、各画素において1フレーム期間中に書き込み期間Taと表示期間Tdが繰り返し出現することで、1つの画像を表示することが可能である。nビットのビデオ信号によって画像を表示する場合、少なくともn個の書き込み期間と、n個の表示期間とが1フレーム期間内に設けられる。n個の書き込み期間(Tal~Tan)と、n個の表示期間(Tdl~Tdn)は、ビデオ信号の各ビットに対応している。

【0.067】図7に1フレーム期間において、n個の書き込み期間($Ta1\sim Tan$)とn個の表示期間($Td1\sim Tdn$)と、1個の非表示期間($Te1\sim Te1$)が出現するタイミングを示す。なお、説明を簡単にするために、本実施の形態では1=n-3の場合について説明する。横軸は時間を示しており、縦軸は画素が有する第1走査線の位置を示しており、縦軸は画素が有する第1走査線の位置を示している。また、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間 $Ta1\sim Tan$ の開始されるタイミングを矢印で示した。また、各ビットごとに、1ライン目の画素の書き込み期間が解始されてから、yライン目の画素の書き込み期間が終了するまでの期間を、 ΣTan で示す。

【0068】書き込み期間Ta1において、1ライン目の画素から順に、1ビット目のデジタルビデオ信号によりトランジスタTr1のドレイン電流が制御される。そして次に表示期間Td1が開始されると、1ライン目の画素から順に、トランジスタTr3及びTr4がオフに

なり、トランジスタTr2がオンになることで、ドレイ ン電流がOLED106に流れる。よって、OLED1 06が発光または非発光の状態になる。

【0069】そして次に、非表示期間Te1が開始さ れ、1ライン目の画素から順に、トランジスタTr3及 びTr4がオフのままで、トランジスタTr2がオフの 状態になる。よって、OLED106にドレイン電流が 流れなくなり、OLED106がオフの状態になる。

【0070】そして、次に書き込み期間Ta2が開始さ れ、上述した動作が非表示期間Te(n-3)が終了す 10 るまで繰り返される。

【0071】非表示期間Te(n-3)が終了すると、 書き込み期間Ta(n-2)が開始され、1ライン目の 画素から順に、(n-2)ビット目のデジタルビデオ信 号によりトランジスタTr1のドレイン電流が制御され る。そして次に表示期間 T d (n-2) が開始される と、1ライン目の画素から順に、トランジスタTr3及 びTr4がオフになり、トランジスタTr2がオンにな ることで、ドレイン電流がOLED106に流れる。よ って、OLED106が発光または非発光の状態にな

【0072】そして次に、書き込み期間Ta(n-1) が開始され、上述した動作が表示期間Tdnが終了する まで繰り返される。

【0073】1ライン目の画素においてTdnが終了し た後、1フレーム期間が終了し、再び1ライン目の画素 において、次のフレーム期間の書き込み期間Ta1が開 始される。そして上述した動作が再び繰り返される。1 フレーム期間が開始するタイミングと、終了するタイミ ングは、各ラインの画素毎に時間差を有している。

【0074】全ての画素において表示期間Tdnが終了 すると、1つの画像を表示することができる。

【0075】なお、表示期間の長さをTd1:Td2: $T d 3 : \cdots : T d (n-1) : T d n = 2^{\circ} : 2^{\circ} :$ 2¹:…:2⁽¹¹⁻¹⁾とする。この表示期間の組 み合わせで2"階調のうち所望の階調表示を行うことが できる。

[0076]

【実施例】以下に、本発明の実施例について説明する。

【0077】(実施例1)本実施例では、本発明の発光 40 装置の、図2とは異なる画素の構成について説明する。

【0078】本実施例の発光装置が有するOLEDパネ ルは、図1に示したOLEDパネルとは異なり、第2走 査線駆動回路を有していない。なお本実施例では、以 下、第1走査線駆動回路を単に走査線駆動回路と呼ぶ。

【0079】本実施例のOLEDパネルは、複数の画素 がマトリクス状に形成されている画素部と、信号線駆動 回路と、走査線駆動回路を有している。

【0080】信号線駆動回路と、走査線駆動回路は、画 素部と同じ基板上に形成されていても良いし、それぞれ 50 たがって、トランジスタTr3及びTr4がオンのと

異なる基板上に形成され、FPC等を介して画素部と接 続されていても良い。また、信号線駆動回路と走査線駆 動回路の数は、設計者が任意に設定することができる。

18

【0081】そして、画素部には、信号線S1~Sx、 電源線V1~Vx、走査線G1~Gyが設けられてい る。なお信号線と電源線の数は必ずしも同じであるとは 限らない。また本発明の発光装置が必ずしもこれらの配 線を全て有している必要はなく、また、これらの配線の 他に、別の異なる配線が設けられていても良い。

【0082】電源線V1~Vxは所定の電位に保たれて いる。電源線V1~Vxの電位の高さは全て同じでなく とも良い。

【0083】図8に、本実施例の画素の詳しい構成を示 す。図8に示す画素201は、信号線Si(S1~Sx のうちの1つ)、走査線Gj(G1~Gyのうちの1 つ)及び電源線Vi(V1~Vxのうちの1つ)を有し ている。

【0084】また画素201は、トランジスタTrl (電流制御用トランジスタまたは第1のトランジス 20 夕)、トランジスタTr2 (駆動用トランジスタまたは 第2のトランジスタ)、トランジスタTr3 (第1スイ ッチング用トランジスタまたは第3のトランジスタ)、 トランジスタTr4(第2スイッチング用トランジスタ または第4のトランジスタ)、OLED206及び保持 容量205を有している。

【0085】トランジスタTr3とトランジスタTr4 のゲート電極は、共に走査線Gjに接続されている。

【0086】トランジスタTr3のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス 30 夕Tr1のゲート電極に接続されている。またトランジ スタTr4のソース領域とドレイン領域は、一方は信号 線Siに、もう一方はトランジスタTr1のドレイン領 域に接続されている。

【0087】トランジスタTr1のソース領域は電源線 Viに接続されており、ドレイン領域はトランジスタT r2のソース領域に接続されている。トランジスタTr 2のゲート電極は走査線Gjに接続されている。トラン ジスタTr2のドレイン領域は、OLED206が有す る画素電極に接続されている。

【0088】OLED206は陽極と陰極を有してい

【0089】対向電極の電位は、一定の高さに保たれて

【0090】なお、トランジスタTr3とTr4は、n チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr3とトラン ジスタTr4の極性は同じである。

【0091】また、トランジスタTr1とTr2は、ト ランジスタTr3とTr4と逆の極性を有している。し き、Tr2はオフであり、逆にトランジスタTr3及び Tr4がオフのとき、Tr2はオンである。

【0092】そして、陽極を画素電極として用い、陰極 を対向電極として用いる場合、トランジスタTr1とT r2はpチャネル型トランジスタである。逆に、陽極を 対向電極として用い、陰極を画素電極として用いる場 合、トランジスタTrlとTr2はnチャネル型トラン ジスタである。

【0093】保持容量205はトランジスタTr1のゲ ート電極と電源線Viとの間に形成されている。保持容 10 D216及び保持容量215を有している。 量205はトランジスタTrlのゲート電極とソース領 域の間の電圧(ゲート電圧)を維持するために設けられ ているが、必ずしも設ける必要はない。

【0094】図8に示した画素は、実施の形態2で示し た駆動方法で動作する。すなわち、図3に示したよう に、その動作は書き込み期間と表示期間に分けて説明す ることが可能である。なお、各画素の詳しい動作の仕方 については実施の形態2を参照することができるので、 ここでは省略する。

【0095】(実施例2)本実施例では、本発明の発光 20 装置の、図2、図8とは異なる画素の構成について説明 する。

【0096】本実施例の発光装置が有するOLEDパネ ルは、図1に示したOLEDパネルと同じく、複数の画 素がマトリクス状に形成されている画素部と、信号線駆 動回路と、第1走査線駆動回路と、第2走査線駆動回路 とを有している。

【0097】信号線駆動回路と、第1走査線駆動回路 と、第2走査線駆動回路は、画素部と同じ基板上に形成 されていても良いし、それぞれ異なる基板上に形成さ れ、FPC等を介して画素部と接続されていても良い。 また、信号線駆動回路と、第1走査線駆動回路と、第2 走査線駆動回路の数は、設計者が任意に設定することが できる。

【0098】そして、画素部には、信号線S1~Sx、 電源線V1~Vx、第1走査線Ga1~Gay、第2走 査線Gb1~Gbyが設けられている。なお信号線と電 源線の数は必ずしも同じであるとは限らない。また、第 1 走査線と第2 走査線の数も必ずしも同じであるとは限 らない。また本発明の発光装置が必ずしもこれらの配線 40 を全て有している必要はなく、また、これらの配線の他 に、別の異なる配線が設けられていても良い。

【0099】電源線V1~Vxは所定の電位に保たれて いる。電源線V1~Vxの電位の高さは全て同じでなく とも良い。

【0100】図9に、本実施例の画素の詳しい構成を示 す。図9に示す画素211は、信号線Si(S1~Sx のうちの1つ)、第1走査線Gaj (Gal~Gayの うちの1つ)、第2走査線Gbj (Gb1~Gbyのう を有している。

【0101】また画素211は、トランジスタTr1 (電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2(駆動用トランジスタまたは 第2のトランジスタ)、トランジスタTr3(第1スイ ッチング用トランジスタまたは第3のトランジスタ)、 トランジスタTr4(第2スイッチング用トランジスタ または第4のトランジスタ)、トランジスタTr5(消 去用トランジスタまたは第5のトランジスタ)、OLE

【0102】トランジスタTr3とトランジスタTr4 のゲート電極は、共に第I走査線Gajに接続されてい

【0103】トランジスタTr3のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス 夕Tr1のゲート電極に接続されている。またトランジ スタTr4のソース領域とドレイン領域は、一方は信号 線Siに、もう一方はトランジスタTr1のドレイン領 域に接続されている。

【0104】トランジスタTr1のソース領域は電源線 Viに接続されており、ドレイン領域はトランジスタT r2のソース領域に接続されている。トランジスタTr 2のゲート電極は第1走査線Gajに接続されている。 トランジスタTr2のドレイン領域は、OLED216 が有する画素電極に接続されている。

【0105】トランジスタTr5のゲート電極は第2走 査線Gbjに接続されている。また、トランジスタTr 5のソース領域とドレイン領域は、一方は電源線Vi に、もう一方はトランジスタTr1のゲート電極に接続 30 されている。

【0106】OLED216は陽極と陰極を有してい

【0107】対向電極の電位は、一定の高さに保たれて

【0108】なお、トランジスタTr3とTr4は、n チャネル型トランジスタとpチャネル型トランジスタの どちらでも良い。ただし、トランジスタTr3とトラン ジスタTr4の極性は同じである。

【0109】また、トランジスタTr1とTr2は、ト ランジスタTr3とTr4と逆の極性を有している。し たがって、トランジスタTr3及びTr4がオンのと き、Tr2はオフであり、逆にトランジスタTr3及び Tr4がオフのとき、Tr2はオンである。

【0110】そして、陽極を画素電極として用い、陰極 を対向電極として用いる場合、トランジスタT r 1 と T r2はpチャネル型トランジスタである。逆に、陽極を 対向電極として用い、陰極を画素電極として用いる場 合、トランジスタTr1とTr2はnチャネル型トラン ジスタである。

ちの1つ)及び電源線Vi (V1~Vxのうちの1つ) 50 【0111】保持容量215はトランジスタTr1のゲ

20

ート電極と電源線Viとの間に形成されている。保持容 量215はトランジスタTr1のゲート電極とソース領 域の間の電圧(ゲート電圧)を維持するために設けられ ているが、必ずしも設ける必要はない。

【0112】図9に示した画素は、実施の形態3で示し た駆動方法で動作する。ただし、図9に示した画素の場 合、非表示期間における画素の動作は、図6に示したも のとは異なる。図9に示した画素の場合、非表示期間に おいてトランジスタTr5がオンになることで、Tr1 のゲート電圧が0に近くなり、Tr1はオフになる。そ 10 して、トランジスタTr2はオンになっており、しかし Trlはオフなので、OLED216にOLED駆動電 流は流れず、OLED216はオフになる。よって、そ の動作は書き込み期間と表示期間と非表示期間に分けて 説明することが可能である。なお、詳しい駆動のタイミ ングについては実施の形態3を参照することができるの で、ここでは省略する。

【0113】 (実施例3) 本実施例では、実施の形態2 において示した駆動方法における、サブフレーム期間S F1~SFnの出現する順序について説明する。

【0114】図10に、1フレーム期間において、n個 の書き込み期間(Ta1~Tan)とn個の表示期間

(Td1~Tdn)とが出現するタイミングを示す。横 軸は時間を示しており、縦軸は画素が有する第1走査線 の位置を示している。各画素の詳しい動作については実 施の形態2を参照すれば良いので、ここでは省略する。

【0115】本実施例の駆動方法では、1フレーム期間 中で1番長い表示期間を有するサブフレーム期間(本実 施例ではSFn)を、1フレーム期間の最初及び最後に 設けない。言い換えると、1フレーム期間中で1番長い 30 における発光する表示期間の長さの和を制御すること 表示期間を有するサブフレーム期間の前後に、同じフレ ーム期間に含まれる他のサブフレーム期間が出現するよ うな構成を有している。

【0116】上記構成によって、中間階調の表示を行っ たときに、隣り合うフレーム期間同士で発光する表示期 間が隣接することによって起きていた表示むらを、人間 の目に認識されずらくすることができる。

【0 1 1 7】なお本実施例の構成はn≥3の場合におい て有効である。また、本実施例は実施例1と自由に組み 合わせて実施することが可能である。

【0118】 (実施例4) 本実施例では、実施例3とは 異なる駆動方法の一例について説明する。

【0119】図11に、1フレーム期間において、n+ 1個の書き込み期間 (Tal~Ta(n+1)) とn+ 1個の表示期間 (Td1~Td(n+1)) とが出現す るタイミングを示す。横軸は時間を示しており、縦軸は 画素が有する第1走査線の位置を示している。各画素の 詳しい動作については実施の形態2を参照すれば良いの で、ここでは省略する。

【0120】本実施例ではnビットのデジタルビデオ信 50

号に対応して、1フレーム期間内にn+1のサブフレー ム期間SF1~SF(n+1)が設けられる。そしてサ ブフレーム期間SF1~SF(n+1)は、n+1個の 書き込み期間(Tal~Ta(n+1))と、n+1個 の表示期間 (Td1~Td(n+1)) とを有してい

【0 1 2 1】 書き込み期間 Tam (mは1~n+1の任 意の数)と表示期間Tdmとを有するサブフレーム期間 はSFmとなる。書き込み期間Tamの次には、同じビ ット数に対応する表示期間、この場合Tdmが出現す

【0122】サブフレーム期間SF1~SFn-1は、 1~(n-1)ビットのデジタルビデオ信号の各ビット に対応している。サブフレーム期間SFn及びSF(n +1)はnビット目のデジタルビデオ信号に対応してい る。

【0123】また本実施例では、同じビットのデジタル ビデオ信号に対応するサブフレーム期間SFnとSF (n+1) は連続して出現しない。言い換えると、同じ ビットのデジタルビデオ信号に対応するサブフレーム期 間SFnとSF(n+1)の間に、他のサブフレーム期 間が設けられている。

【0124】1フレーム期間中に書き込み期間Taと表 示期間Tdとが繰り返し出現することで、1つの画像を 表示することが可能である。

【0125】表示期間Td1~Td(n+1)の長さ は、Td1:Td2:…: (Tdn+Td (n+1)) = 2 °: 2': …: 2 " 'を満たす。

【0126】本発明の駆動方法では、1フレーム期間中 で、階調を表示する。

【0127】本実施例は上記構成によって、中間階調の 表示を行ったときに、隣り合うフレーム期間同士で発光 する表示期間が隣接することによって起きていた表示む らを、図5及び図10に示した駆動方法に比べて、人間 の目に認識されずらくすることができる。

【0128】なお本実施例では、同じビットに対応する サブフレーム期間が2つある場合について説明したが、 本発明はこれに限定されない。1フレーム期間内に同じ 40 ビットに対応するサブフレーム期間が3つ以上設けられ ていても良い。

【0129】また、本実施例では最上位ビットのデジタ ルビデオ信号に対応するサブフレーム期間を複数設けた が、本発明はこれに限定されない。最上位ビット以外の ビットのデジタルビデオ信号に対応するサブフレーム期 間を複数設けても良い。また、対応するサブフレーム期 間が複数設けられたビットは1つだけに限られず、いく つかのビットのそれぞれに複数のサブフレーム期間が対 応するような構成にしても良い。

【0130】なお本実施例の構成はn≥2の場合におい

て有効である。また、本実施例は実施例1、3と自由に 組み合わせて実施することが可能である。

【0131】(実施例5)本実施例では、実施の形態3 に示した駆動方法において、の出現する順序について説 明する。ただし本実施例ではn=6、1=5の場合につ いて説明する。なお、本実施例では本発明の駆動方法の 一例について説明しており、対応するデジタルビデオ信 号のビット数nや1の値については、本発明は本実施例 の構成に限定されない。なお本実施例の構成はデジタル ビデオ信号のビット数が3以上の場合において有効であ 10

【0132】図12に、本実施例の駆動方法において、 書き込み期間と、表示期間と、非表示期間とが出現する タイミングを示す。横軸は時間を示しており、縦軸は画 素が有する第1走査線及び第2走査線の位置を示してい る。ただし、書き込み期間は短いので、図を見やすくす るために、各ビットに対応する書き込み期間Ta1~T a 6の開始されるタイミングを矢印で示した。また、対 応するビットごとに、1ライン目の画素の書き込み期間 が開始されてから、ソライン目の画素の書き込み期間が 20 終了するまでの期間 (Σ Tal~ Σ Ta6) を矢印で示 す。

【0133】また、画素の詳しい動作については、実施 の形態3を参照することができるので、ここでは説明を 省略する。

【0134】はじめに1ライン目の画素において、書き 込み期間Ta4が開始される。書き込み期間Ta4が開 始されると、4ビット目のデジタルビデオ信号が1ライ ン目の画素に入力される。

【0135】そして、1ライン目の画素において書き込 30 み期間Ta4が終了すると、次に2ライン目以降の画素 においても、順に書き込み期間Ta4が開始される。そ して1ライン目の画素の場合と同様に、各ラインの画素 に4ビット目のデジタルビデオ信号が入力される。

【0136】一方、2ライン目以降の画素において書き 込み期間Ta4が開始されるのと同時並行して、1ライ ン目の画素において表示期間Td4が開始される。表示 期間Td4が開始されると、4ビット目のデジタルビデ オ信号によって1ライン目の画素が表示を行う。

【0137】そして、1ライン目の画素において表示期 40 間Td4が開始された後、2ライン目以降の画素におい ても順に書き込み期間Ta4が終了し、表示期間Td4 が開始される。そして、4ビット目のデジタルビデオ信 号によって各ラインの画素が表示を行う。

【0138】一方、2ライン目以降のラインの画素にお いて表示期間Td4が開始した後、1ライン目の画素に おいて表示期間Td4が終了し、非表示期間Te4が開 始される。なお、2ライン目以降のラインの画素におい て表示期間Td4が開始されるのと同時並行して、1ラ イン目の画素において表示期間Td4が終了し、非表示 50 ても順に書き込み期間Ta2が終了し、表示期間Td2

期間Te4が開始されても良い。

【0139】非表示期間Te4が開始されると、1ライ ン目の画素が表示を行わなくなる。

【0140】次に、1ライン目の画素において非表示期 間Te4が開始された後、2ライン目以降の画素におい ても順に表示期間Td4が終了し、非表示期間Te4が 開始される。よって、各ラインの画素が表示を行わなく なる。

【0141】一方、2ライン目以降のラインの画素にお いて非表示期間Te4が開始されるのと同時並行、もし くは全ての画素において非表示期間Te4が開始された 後に、1ライン目の画素において書き込み期間Ta5が 開始される。

【0142】1ライン目の画素において書き込み期間T a5が開始されると、5ビット目のデジタルビデオ信号 が1ライン目の画素に入力される。そして、1ライン目 の画素において書き込み期間Ta5が終了すると、2ラ イン目以降の画素においても、順に書き込み期間Ta5 が開始される。

【0143】一方、1ライン目の画素において書き込み 期間Ta5が終了した後、2ライン目以降のラインの画 素において書き込み期間Ta5が開始されるのと同時並 行して、1ライン目の画素において表示期間Td5が開 始される。表示期間Td5においても、表示期間Td5 と同様に、5ビット目のデジタルビデオ信号によって画 素が表示を行う。

【0144】そして、1ライン目の画素において表示期 間Td5が開始された後、2ライン目以降の画素におい ても、順に書き込み期間Ta5が終了し、表示期間Td 5が開始される。

【0145】次に、全てのラインの画素において表示期 間Td5が開始された後、1ライン目の画素において表 示期間Td5が終了し、書き込み期間Ta2が開始され

【0146】1ライン目の画素において書き込み期間T a 2 が開始されると、2 ビット目のデジタルビデオ信号 が1ライン目の画素に入力される。

【0147】そして、1ライン目の画素において書き込 み期間Ta2が終了すると、次に2ライン目以降の画素 においても、順に書き込み期間Ta2が開始される。そ して1ライン目の画素の場合と同様に、各ラインの画素 に2ビット目のデジタルビデオ信号が入力される。

【0148】一方、2ライン目以降の画素において書き 込み期間Ta2が開始されるのと同時並行して、1ライ ン目の画素において表示期間Td2が開始される。表示 期間Td2が開始されると、2ビット目のデジタルビデ オ信号によって1ライン目の画素が表示を行う。

【0149】そして、1ライン目の画素において表示期 間Td2が開始された後、2ライン目以降の画素におい

30

が開始される。そして、2ビット目のデジタルビデオ信号によって各ラインの画素が表示を行う。

【0.150】一方、2ライン目以降のラインの画素において表示期間 Td2が開始されるのと同時並行して、1ライン目の画素において表示期間 Td2が終了し、非表示期間 Te2が開始される。

【0.151】 非表示期間Te.2が開始されると、1ライン目の画素が表示を行わなくなる。

【0152】次に、1ライン目の画素において非表示期間Te2が開始された後、2ライン目以降の画素におい 10 ても順に表示期間Td2が終了し、非表示期間Te2が開始される。よって、各ラインの画素が表示を行わなくなる。

【0153】一方、2ライン目以降のラインの画素において非表示期間Te2が開始されるのと同時並行、もしくは全ての画素において非表示期間Te2が開始された後に、1ライン目の画素において書き込み期間Ta3が開始される。

【0.154】上述した動作は $1\sim6$ の全てのビットのデジタルビデオ信号が画素に入力される前まで繰り返し行 20われ、各ラインの画素ごとに、書き込み期間Taと、表示期間Taと、非表示期間Teとが繰り返し出現する。

【0155】1ライン目の画素において全ての表示期間 Td1~Td6が終了した後、1ライン目の画素におい て1フレーム期間が終了し、再び次のフレーム期間の最初の書き込み期間(本実施例ではTa4)が開始され る。また1ライン目の画素において1フレーム期間が終 了した後、2ライン目以降の画素においても1フレーム 期間が終了し、再び次のフレーム期間の書き込み期間T a4が開始される。

【0156】そして上述した動作が再び繰り返される。 1フレーム期間が開始するタイミングと、終了するタイ ミングは、各ラインの画素毎に時間差を有している。

【0157】全てのラインの画素において1フレーム期間が終了すると1つの画像を表示することができる。

【0158】本実施例では、表示期間の長さをTd1: Td2:…:Td5:Td6=2°:2':…:2':2° とする。この表示期間の組み合わせで2°階調のうち所望の階調表示を行うことができる。

【0159】1フレーム期間中にOLEDが発光した表 40 示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、本実施例の場合は、全部の表示期間で画素が発光した場合の輝度を100%とすると、Td1とTd2において画素が発光した場合には5%の輝度が表現でき、Td3とTd5を選択した場合には32%の輝度が表現できる。

【0160】なお、各ラインの画素の書き込み期間は互いに重ならないので、yライン目の画素における書き込み期間が終了した後に、1ライン目の画素における書き 50

込み期間が開始されるようにする。

【0.161】また本実施例では、各ラインの画素の表示期間T d.5 の長さは、1 ライン目の画素の書き込み期間 T a.5 が開始されてから、y ライン目の画素の書き込み期間 T a.5 が終了するまでの期間(Σ T a.5)より、長いことが肝要である。

【0.16.2】また表示期間 $T.d.1 \sim T.d.6$ は、どのような順序で出現させても良い。例えば1.7 レーム期間中において、T.d.1 の次にT.d.3、T.d.5、T.d.2、…という順序で表示期間を出現させることも可能である。ただし、各ラインの画素における書き込み期間が、互いに重ならないようにすることが必要である。

【0163】本発明の駆動方法では、1ライン目の画素の書き込み期間Taが開始されてから、yライン目の画素の書き込み期間Taが終了するまでの期間、言い換えると全ての画素に1ビット分のデジタルビデオ信号を書き込む期間より、各ラインの画素の表示期間の長さを短くすることができる。よって、デジタルビデオ信号のビット数が増加しても、下位ビットに対応する表示期間の長さを短くすることができるので、画面をちらつかせることなく高精細な画像を表示することが可能である。

【0164】また、本発明の発光装置は温度変化に左右されずに一定の輝度を得ることができる。また、カラー表示において、各色毎に異なるEL材料を有するOLE Dを設けた場合でも、温度によって各色のOLEDの輝度がバラバラに変化して所望の色が得られないということを防ぐことができる。

【0165】なお本実施例の駆動方法では、1フレーム期間中で1番長い表示期間(本実施例ではTd6)を、1フレーム期間の最初及び最後に設けない。言い換えると、1フレーム期間中で1番長い表示期間の前後に、同じフレーム期間に含まれる他の表示期間が出現するような構成にしている。

【0166】上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらくすることができる。

【0167】また、本実施例は実施例2と自由に組み合わせて実施することが可能である。

【0168】(実施例6)本実施例では、nビットのデジタルビデオ信号を用いた、実施例5とは異なる駆動方法の一例について説明する。ただし本実施例では1=n-2の場合について説明する。

【0169】本実施例の駆動方法では、同じ最上位ビットのデジタルビデオ信号に対応する表示期間 Tdnと表示期間 Tdnと表示期間 Tdnと表示期間 Tdnと表示期間 Tdnと表示期間 Tdnと表示期間 Tdnと書き込み期間 Tanと書き込み期間 Tan

【0170】なお本実施例では、同じビットのデジタル

とが設けられている。

ビデオ信号に対応する表示期間TdnとTd(n+1) は連続して出現しない。言い換えると、同じビットのデ ジタルビデオ信号に対応する表示期間TdnとTd(n +1)の間に、他の表示期間が設けられている。

【0171】図13に、本実施例の駆動方法において、 書き込み期間と、表示期間と、非表示期間とが出現する タイミングを示す。横軸は時間を示しており、縦軸は画 素が有する第1走査線及び第2走査線の位置を示してい る。ただし、書き込み期間は短いので、図を見やすくす るために、各ビットに対応する書き込み期間Ta1~T 10 化シリコン膜、窒化シリコン膜または酸化窒化シリコン a (n+1)の開始されるタイミングを矢印で示した。 また、対応するビットごとに、1ライン目の画素の書き 込み期間が開始されてから、yライン目の画素の書き込 み期間が終了するまでの期間 ($\Sigma Tal \sim \Sigma Ta$ (n+1)) を矢印で示す。

【0172】また、画素の詳しい動作については、実施 の形態の場合と同じであるので、ここでは説明を省略す る。

【0173】表示期間Td1~Td(n+1)の長さ は、Td1:Td2:…:Td(n-1):(Tdn+20 良い。 $Td(n+1)) = 2^{n}: 2^{n}: 2^{n-1}$ を満たす。

【0174】1フレーム期間中における発光する表示期 間の長さの和を制御することで、階調を表示する。

【0175】本実施例は上記構成によって、中間階調の 表示を行ったときに、隣り合うフレーム期間同士で発光 する表示期間が隣接することによって起きていた表示む らを、実施例2の場合に比べて人間の目に認識されずら くすることができる。

【0176】なお本実施例では、同じビットに対応する 表示期間が2つある場合について説明したが、本発明は 30 これに限定されない。1フレーム期間内に同じビットに 対応する表示期間が3つ以上設けられていても良い。

【0177】また、本実施例では最上位ビットのデジタ ルビデオ信号に対応する表示期間を複数設けたが、本発 明はこれに限定されない。最上位ビット以外のビットの デジタルビデオ信号に対応する表示期間を複数設けても 良い。また、対応する表示期間が複数設けられたビット は1つだけに限られず、いくつかのビットのそれぞれに 複数の表示期間が対応するような構成にしても良い。

【0178】なお本実施例の構成はn≥2の場合におい 40 て有効である。また、本実施例は実施例2または5と自 由に組み合わせて実施することが可能である。

【0179】(実施例7)本実施例では、本発明の発光 装置の作製方法について説明する。なお、本実施例で は、図2に示した画素の作製方法を例にとって説明す る。また本実施例では、画素が有するトランジスタTr 2、Tr4の断面図のみ示すが、トランジスタTr1及 びTr3も本実施例の作製方法を参照して作ることが可 能である。またその他画素が有するトランジスタ(例え 形成することが可能である。さらに本実施例では、画素

部の周辺に設けられる駆動回路(信号線駆動回路、第1 走査線駆動回路、第2走査線駆動回路)が有するTFT を、画素部のTFTと同一基板上に同時に形成する例を 示す。

【0180】まず、図14(A)に示すように、コーニ ング社の#7059ガラスや#1737ガラスなどに代 表されるバリウムホウケイ酸ガラス、またはアルミノホ ウケイ酸ガラスなどのガラスから成る基板301上に酸 膜などの絶縁膜から成る下地膜302を形成する。例え ば、プラズマCVD法でSiH,、NH,、N,Oから作 製される酸化窒化シリコン膜302aを10~200

[nm] (好ましくは50~100[nm]) 形成し、同様 にSiH₁、N₂Oから作製される酸化窒化水素化シリコ ン膜302bを50~200[nm](好ましくは100 ~150[nm]) の厚さに積層形成する。本実施例では 下地膜302を2層構造として示したが、前記絶縁膜の 単層膜または2層以上積層させた構造として形成しても

【0181】島状半導体層303~306は、非晶質構 造を有する半導体膜をレーザー結晶化法や公知の熱結晶 化法を用いて作製した結晶質半導体膜で形成する。この 島状半導体層303~306の厚さは25~80[nm] (好ましくは30~60[nm]) の厚さで形成する。結 晶質半導体膜の材料に限定はないが、好ましくはシリコ ンまたはシリコンゲルマニウム(SiGe)合金などで

形成すると良い。

【0182】レーザー結晶化法で結晶質半導体膜を作製 するには、パルス発振型または連続発光型のエキシマレ ーザーやYAGレーザー、YVO、レーザーを用いる。 これらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光し半導体 膜に照射する方法を用いると良い。結晶化の条件は実施 者が適宣選択するものであるが、エキシマレーザーを用 いる場合はパルス発振周波数300[Hz]とし、レーザ ーエネルギー密度を100~400[mJ/cm¹](代表 的には200~300[mJ/cm'])とする。また、Y AGレーザーを用いる場合にはその第2高調波を用いパ ルス発振周波数30~300[kHz]とし、レーザーエ ネルギー密度を300~600[mJ/cm¹](代表的に は350~500[mJ/cm¹])とすると良い。そして 幅100~1000[μm]、例えば400[μm]で線状 に集光したレーザー光を基板全面に渡って照射し、この 時の線状レーザー光の重ね合わせ率(オーバーラップ 率)を50~90[%]として行う。

【0183】次いで、島状半導体層303~306を覆 うゲート絶縁膜307を形成する。ゲート絶縁膜307 はプラズマCVD法またはスパッタ法を用い、厚さを4 ば図9に示す画素ではトランジスタTr5)も、同様に 50 0~150[nm]としてシリコンを含む絶縁膜で形成す

30

29

る。本実施例では、120[nm]の厚さで酸化窒化シリ コン膜で形成する。勿論、ゲート絶縁膜はこのような酸 化窒化シリコン膜に限定されるものでなく、他のシリコ ンを含む絶縁膜を単層または積層構造として用いても良 い。例えば、酸化シリコン膜を用いる場合には、プラズ マCVD法でTEOS(Tetraethyl Orthosilicate)と O:とを混合し、反応圧力40[Pa]、基板温度300 ~400[℃]とし、高周波(13.56[MHz])、電 力密度 0.5~0.8 [W/cm²]で放電させて形成す ることが出来る。このようにして作製される酸化シリコ 10 ン膜は、その後400~500[℃]の熱アニールにより ゲート絶縁膜として良好な特性を得ることが出来る。

【0184】そして、ゲート絶縁膜307上にゲート電 極を形成するための第1の導電膜308と第2の導電膜 309とを形成する。本実施例では、第1の導電膜30 8をTaで50~100[nm]の厚さに形成し、第2の 導電膜309をWで100~300[nm]の厚さに形成 する。

【0185】Ta膜はスパッタ法で、Taのターゲット をArでスパッタすることにより形成する。この場合、 Arに適量のXeやKrを加えると、Ta膜の内部応力 を緩和して膜の剥離を防止することが出来る。また、α 相のTa膜の抵抗率は20[μΩcm]程度でありゲート 電極に使用することが出来るが、β相のTa膜の抵抗率 は $180[\mu\Omega cm]$ 程度でありゲート電極とするには不 向きである。 α 相のTa膜を形成するために、Taの α 相に近い結晶構造をもつ窒化タンタルを10~50[n m]程度の厚さでTaの下地に形成しておくと α 相のTa膜を容易に得ることが出来る。

【0186】W膜を形成する場合には、Wをターゲット 30 としたスパッタ法で形成する。その他に6フッ化タング ステン(WF。)を用いる熱CVD法で形成することも 出来る。いずれにしてもゲート電極として使用するため には低抵抗化を図る必要があり、W膜の抵抗率は20 $[\mu \Omega cm]$ 以下にすることが望ましい。W膜は結晶粒を 大きくすることで低抵抗率化を図ることが出来るが、W 中に酸素などの不純物元素が多い場合には結晶化が阻害 され高抵抗化する。このことより、スパッタ法による場 合、純度99.9999[%]または純度99.99 [%]のWターゲットを用い、さらに成膜時に気相中から 40 の不純物の混入がないように十分配慮してW膜を形成す ることにより、抵抗率9~20[$\mu\Omega$ cm]を実現するこ とが出来る。

【0187】なお、本実施例では、第1の導電膜308 をTa、第2の導電膜309をWとしたが、特に限定さ れず、いずれもTa、W、Ti、Mo、Al、Cuなど から選ばれた元素、または前記元素を主成分とする合金 材料もしくは化合物材料で形成してもよい。また、リン 等の不純物元素をドーピングした多結晶シリコン膜に代 表される半導体膜を用いてもよい。本実施例以外の他の 50 /cm³]の濃度範囲でn型を付与する不純物元素を添加

組み合わせの一例で望ましいものとしては、第1の導電 膜308を窒化タンタル(TaN)で形成し、第2の導 電膜309をWとする組み合わせ、第1の導電膜308 を窒化タンタル(TaN)で形成し、第2の導電膜30 9をA1とする組み合わせ、第1の導電膜308を窒化 タンタル(TaN)で形成し、第2の導電膜309をC uとする組み合わせが挙げられる。(図14(A)) 【0188】次に、レジストによるマスク310を形成 し、電極及び配線を形成するための第1のエッチング処 理を行う。本実施例ではICP (Inductively Coupled Plasma:誘導結合型プラズマ) エッチング法を用い、エ ッチング用ガスにCF,とC I,を混合し、1 [P a]の圧 力でコイル型の電極に500[W]のRF(13.56 [MHz]) 電力を投入してプラズマを生成して行う。基 板側(試料ステージ) にも100[W]のRF(13.5 6[MHz]) 電力を投入し、実質的に負の自己バイアス 電圧を印加する。CF,とC1,を混合した場合にはW膜 及びTa膜とも同程度にエッチングされる。

【0189】上記エッチング条件では、レジストによる マスクの形状を適したものとすることにより、基板側に 印加するバイアス電圧の効果により第1の導電層及び第 2の導電層の端部がテーパー形状となる。テーパー部の 角度は15~45°となる。ゲート絶縁膜上に残渣を残 すことなくエッチングするためには、10~20[%]程 度の割合でエッチング時間を増加させると良い。W膜に 対する酸化窒化シリコン膜の選択比は2~4 (代表的に は3)であるので、オーバーエッチング処理により、酸 化窒化シリコン膜が露出した面は20~50[nm]程度 エッチングされることになる。こうして、第1のエッチ ング処理により第1の導電層と第2の導電層から成る第 1の形状の導電層311~315(第1の導電層311 a~315aと第2の導電層311b~315b)を形 成する。このとき、ゲート絶縁膜307においては、第 1の形状の導電層311~315で覆われない領域は2 0~50[nm]程度エッチングされ薄くなった領域が形 成される。また、マスク310も上記エッチングにより 表面がエッチングされた。

【0190】そして、第1のドーピング処理を行いn型 を付与する不純物元素を添加する。ドーピングの方法は イオンドープ法もしくはイオン注入法で行えば良い。イ オンドープ法の条件はドーズ量を1×10¹¹~5×10 ''[atoms/cm¹]とし、加速電圧を60~100 [keV]として行う。n型を付与する不純物元素として 15族に属する元素、典型的にはリン(P)または砒素 (As) を用いるが、ここではリン(P) を用いる。こ の場合、導電層311~314がn型を付与する不純物 元素に対するマスクとなり、自己整合的に第1の不純物 領域317~320が形成される。第1の不純物領域3 $17 \sim 320$ ktd $1 \times 10^{10} \sim 1 \times 10^{11}$ [atoms

する。 (図14 (B))

【0 1 9 1】次に、図 1 4 (C) に示すように、レジス トマスク310は除去しないまま、第2のエッチング処 理を行う。エッチングガスにCF、とCT。とOュとを用 い、W膜を選択的にエッチングする。この時、第2のエ ッチング処理により第2の形状の導電層325~329 (第1の導電層325a~329aと第2の導電層32 5 b~329b)を形成する。このとき、ゲート絶縁膜 307においては、第2の形状の導電層325~329 で覆われない領域はさらに20~50[nm]程度エッチ 10 ングされ薄くなった領域が形成される。

31

【0 1 9 2】 W膜やTa膜のCF, とC 12 の混合ガスに よるエッチング反応は、生成されるラジカルまたはイオ ン種と反応生成物の蒸気圧から推測することが出来る。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF。が極端に高く、その他のWC 1.、TaFa、TaClaは同程度である。従って、C F₁とC₁の混合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに適量の〇, を添加す るとCF、とO。が反応してCOとFになり、Fラジカル 20 またはFイオンが多量に発生する。その結果、フッ化物 の蒸気圧が高いW膜のエッチング速度が増大する。一 方、TaはFが増大しても相対的にエッチング速度の増 加は少ない。また、TaはWに比較して酸化されやすい ので、Ozを添加することでTaの表面が酸化される。 Taの酸化物はフッ素や塩素と反応しないためさらにT a膜のエッチング速度は低下する。従って、W膜とTa 膜とのエッチング速度に差を作ることが可能となりW膜 のエッチング速度をTa膜よりも大きくすることが可能 となる。

【0193】そして、図15(A)に示すように第2の ドーピング処理を行う。この場合、第1のドーピング処 理よりもドーズ量を下げて高い加速電圧の条件としてn 型を付与する不純物元素をドーピングする。例えば、加 速電圧を70~120[keV]とし、1×10¹³[at oms/cm¹]のドーズ量で行い、図14(B)で島状 半導体層に形成された第1の不純物領域の内側に新たな 不純物領域を形成する。ドーピングは、第2の形状の導 電層325~328を不純物元素に対するマスクとして 用い、第1の導電層325a~328aの下側の領域に 40 も不純物元素が添加されるようにドーピングする。こう して、第3の不純物領域332~335が形成される。 この第3の不純物領域332~335に添加されたリン (P) の濃度は、第1の導電層325a~328aのテ ーパー部の膜厚に従って緩やかな濃度勾配を有してい る。なお、第1の導電層325a~328aのテーパー 部と重なる半導体層において、第1の導電層325a~ 328aのテーパー部の端部から内側に向かって若干、 不純物濃度が低くなっているものの、ほぼ同程度の濃度 である。

【0194】図15(B)に示すように第3のエッチン グ処理を行う。エッチングガスにCHF。を用い、反応 性イオンエッチング法(RIE法)を用いて行う。第3 のエッチング処理により、第1の導電層325a~32 9 a のテーパー部を部分的にエッチングして、第1の導 電層が半導体層と重なる領域が縮小される。第3のエッ チング処理によって、第3の形状の導電層336~34 0 (第1の導電層336a~340aと第2の導電層3 36b~340b) を形成する。このとき、ゲート絶縁 膜307においては、第3の形状の導電層336~34 0で覆われない領域はさらに20~50[nm]程度エッ チングされ薄くなった領域が形成される。

【0195】第3のエッチング処理によって、第3の不 純物領域332~335においては、第1の導電層33 6 a~339 aと重なる第3の不純物領域332a~3 35 a と、第1の不純物領域と第3の不純物領域との間 の第2の不純物領域332b~335bとが形成され

【0196】そして、図15 (C) に示すように、pチ ャネル型TFTを形成する島状半導体層303、306 に第1の導電型とは逆の導電型の第4の不純物領域34 3~348を形成する。第3の形状の導電層336b、 339bを不純物元素に対するマスクとして用い、自己 整合的に不純物領域を形成する。このとき、nチャネル 型TFTを形成する島状半導体層304、305および 第3の形状の導電層340は、レジストマスク350で 全面を被覆しておく。不純物領域343~348にはそ れぞれ異なる濃度でリンが添加されているが、ジボラン (B_z H_e) を用いたイオンドープ法で形成し、そのいず 30 れの領域においても不純物濃度が2×10¹⁶~2×10 $^{21}[atoms/cm^{3}]$ となるようにする。

【0197】以上までの工程でそれぞれの島状半導体層 に不純物領域が形成される。島状半導体層と重なる第3 の形状の導電層336~339がゲート電極として機能 する。また、第3の形状の導電層340はゲート配線と して機能する。

【0198】レジストマスク350を除去した後、導電 型の制御を目的として、それぞれの島状半導体層に添加 された不純物元素を活性化する工程を行う。この工程は ファーネスアニール炉を用いる熱アニール法で行う。そ の他に、レーザーアニール法、またはラピッドサーマル アニール法(RTA法)を適用することが出来る。熱ア ニール法では酸素濃度が1[ppm]以下、好ましくは0. 1 [ppm]以下の窒素雰囲気中で400~700[℃]、代 表的には500~600[℃]で行うものであり、本実施 例では500[℃]で4時間の熱処理を行う。ただし、第 3の形状の導電層336~340に用いた配線材料が熱 に弱い場合には、配線等を保護するため層間絶縁膜(シ リコンを主成分とする)を形成した後で活性化を行うこ 50 とが好ましい。なお、第3の形状の導電層340はゲー

ト配線であり、その一部はトランジスタTr1 (図示せ ず)のゲート電極として機能しており、なおかつトラン ジスタTr3 (図示せず) のソース領域もしくはドレイ ン領域に接続されている。

【0199】さらに、3~100[%]の水素を含む雰囲 気中で、300~450[℃]で1~12時間の熱処理を 行い、島状半導体層を水素化する工程を行う。この工程 は熱的に励起された水素により半導体層のダングリング ボンドを終端する工程である。水素化の他の手段とし て、プラズマ水素化(プラズマにより励起された水素を 10 と段差に起因する有機発光層の劣化が顕著な問題となっ 用いる)を行っても良い。

【0200】次いで、図16(A)に示すように、第1 の層間絶縁膜355を酸化窒化シリコン膜から100~ 200[nm]の厚さで形成する。その上に有機絶縁物材 料から成る第2の層間絶縁膜356を形成した後、第1 の層間絶縁膜355、第2の層間絶縁膜356、および ゲート絶縁膜307に対してコンタクトホールを形成 し、接続配線357~363をパターニング形成する。 なお363は電源線であり、360は信号線である。

脂を材料とする膜を用い、その有機樹脂としてはポリイ ミド、ポリアミド、アクリル、BCB (ベンゾシクロブ テン) 等を使用することが出来る。特に、第2の層間絶 縁膜356は平坦化の意味合いが強いので、平坦性に優 れたアクリルが好ましい。本実施例ではTFTによって 形成される段差を十分に平坦化しうる膜厚でアクリル膜 を形成する。好ましくは $1 \sim 5 [\mu m]$ (さらに好ましく は2~4 [μ m]) とすれば良い。

【0202】コンタクトホールの形成は、ドライエッチ ングまたはウエットエッチングを用い、n型の不純物領 30 域317~319またはp型の不純物領域345、34 8に達するコンタクトホール、ゲート配線340に達す るコンタクトホール、容量配線(図示せず)に達するコ ンタクトホール(図示せず)をそれぞれ形成する。

【0203】また、接続配線357~363として、T i 膜を100[nm]、Tiを含むアルミニウム膜を30 0[nm]、Ti膜150[nm]をスパッタ法で連続形成 した3層構造の積層膜を所望の形状にパターニングした ものを用いる。勿論、他の導電膜を用いても良い。

【0204】次に、接続配線(ドレイン配線)362に 40 接する画素電極365をパターニング形成する。なお、 接続配線にはソース配線とドレイン配線とが含まれる。 ソース配線とは、活性層のソース領域に接続された配線 であり、ドレイン配線とはドレイン領域に接続された配 線を意味する。

【0205】また、本実施例では、画素電極365とし てITO膜を110[nm]の厚さに形成し、パターニン グを行った。画素電極365を接続配線362と接する ように配置することでコンタクトを取っている。また、 酸化インジウムに2~20[%]の酸化亜鉛(ZnO)を 50 用いても良い。

混合した透明導電膜を用いても良い。この画素電極36 5がOLEDの陽極となる。(図16(A))

【0206】次に、図16(B)に示すように、珪素を 含む絶縁膜(本実施例では酸化珪素膜)を500[nm] の厚さに形成し、画素電極365に対応する位置に開口 部を形成して、バンクとして機能する第3の層間絶縁膜 366を形成する。開口部を形成する際、ウエットエッ チング法を用いることで容易にテーパー形状の側壁とす ることが出来る。開口部の側壁が十分になだらかでない てしまうため、注意が必要である。

【0207】次に、有機発光層367および陰極(Mg Ag電極) 368を、真空蒸着法を用いて大気解放しな いで連続形成する。なお、有機発光層367の膜厚は8 0~200[nm] (典型的には100~120[n m])、陰極368の厚さは180~300[nm](典 型的には200~250[nm])とすれば良い。

【0208】この工程では、赤色に対応する画素、緑色 に対応する画素および青色に対応する画素に対して順 【0201】第2の層間絶縁膜356としては、有機樹 20 次、有機発光層および陰極を形成する。但し、有機発光 層は溶液に対する耐性に乏しいためフォトリソグラフィ 技術を用いずに各色個別に形成しなくてはならない。そ こでメタルマスクを用いて所望の画素以外を隠し、必要 箇所だけ選択的に有機発光層を形成するのが好ましい。

【0209】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の 有機発光層を選択的に形成する。次いで、緑色に対応す る画素以外を全て隠すマスクをセットし、そのマスクを 用いて緑色発光の有機発光層を選択的に形成する。次い で、同様に青色に対応する画素以外を全て隠すマスクを セットし、そのマスクを用いて青色発光の有機発光層を 選択的に形成する。なお、ここでは全て異なるマスクを 用いるように記載しているが、同じマスクを使いまわし ても構わない。

【0210】ここではRGBに対応した3種類のOLE Dを形成する方式を用いたが、白色発光のOLEDとカ ラーフィルタを組み合わせた方式、青色または青緑発光 のOLEDと蛍光体(蛍光性の色変換層:CCM)とを 組み合わせた方式、陰極(対向電極)に透明電極を利用 してRGBに対応したOLEDを重ねる方式などを用い ても良い。

【0211】なお、有機発光層367としては公知の材 料を用いることが出来る。公知の材料としては、駆動電 圧を考慮すると有機材料を用いるのが好ましい。例えば 正孔注入層、正孔輸送層、発光層および電子注入層でな る4層構造を有機発光層とすれば良い。

【0212】次に陰極368を形成する。なお本実施例 では陰極368としてMgAgを用いたが、本発明はこ れに限定されない。陰極368として他の公知の材料を

36

【0213】画素電極365と、有機発光層367と、 陰極368とが重なっている部分が、OLED375に 相当する。

35

【0214】また、次に保護電極369を蒸着法により 形成する。保護電極369は、大気開放せずに陰極36 8と連続して形成しても良い。保護電極369は有機発 光層367を水分や酸素から保護するのに有効である

【0215】また、保護電極369は陰極368の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層367、陰極368は非常に水分に弱いので、保護電極369までを大気解放しないで連続的に形成し、外気から有機発光層を保護することが望ましい。

【0216】最後に、窒化珪素膜でなるパッシベーション膜370を300[nm]の厚さに形成する。パッシベーション膜370を形成しておくことで、有機発光層367を水分等から保護することができ、OLEDの信頼性をさらに高めることが出来る。なおパッシベーション膜370は必ずしも設ける必要はない。

【0217】こうして図16(B)に示すような構造の 20発光装置が完成する。371は駆動回路部のpチャネル型TFT、372は駆動回路部のnチャネル型TFT、373はトランジスタTr4、374はトランジスタTr2を意味している。

【0218】ところで、本実施例の発光装置は、画素部だけでなく駆動回路にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を10[MHz]以上に 30することが可能である。

【0219】なお、実際には図16 (B)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム (ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング (封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料 (例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。

【0220】また、パッケージング等の処理により気密 40性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタを取り付ける。

【0221】また、本実施例で示す工程に従えば、発光 装置の作製に必要なフォトマスクの数を抑えることが出 来る。その結果、工程を短縮し、製造コストの低減及び 歩留まりの向上に寄与することが出来る。

【0222】本実施例は、実施例 $1\sim6$ と自由に組み合わせて実施することが可能である。

【0223】 (実施例8) 本実施例では、実施例2にお 50

いて形成した画素の上面図について説明する。図17に本実施例の画素の上面図を示す。なお図17は、図16(A)の工程が終了した時点における、画素の上面図に相当する。図17では、層間絶縁膜やゲート絶縁膜などの各種絶縁膜は、配線や半導体層の位置を明確にするために省略した。また、同じ層に形成される配線は同じハッチで示す。

【0224】図17の、破線A-A'における断面図が、図16(A)のA-A'の部分に相当する。図18 10に、図17の破線B-B'における断面図を示す。

【0225】図17に示す画素は、信号線として機能する接続配線360(Si)と、第1走査線380(Gaj)と、第2走査線381(Gbj)と、電源線363(Vi)を1つづつ有している。そして、第1走査線380の一部である382、327は、それぞれトランジスタTr3と、Tr4のゲート電極に相当する。

【0226】トランジスタTr3のソース領域とドレイン領域は、一方は信号線360に接続されており、もう一方は接続配線383を介してゲート配線340に接続されている。ゲート配線340の一部384はトランジスタTr1のゲート電極として機能している。

【0227】また、トランジスタTr4のソース領域とドレイン領域は、一方は信号線360に接続されており、もう一方は接続配線361を介してトランジスタTr1のドレイン領域及びトランジスタTr2のソース領域に接続されている。

【0228】トランジスタTr1のソース領域は電源線363に接続されている。また、トランジスタTr2のドレイン領域は接続配線362を介して画素電極365に接続されている。

【0229】第2走査線381の一部である328は、トランジスタTr2のゲート電極として機能している。【0230】電源線363は、第1及び第2層間絶縁膜を間に挟んで、ゲート配線340と重なっている。ゲート配線340は、ゲート絶縁膜(図示せず)を間に挟んで、半導体膜に不純物を添加することで形成された容量配線385とは、コンタクトホールを介して接続されている。なお、ゲート配線340と容量配線385がゲート絶縁膜を間に挟んで重なっている部分が、保持容量386に相当する。さらに、電源線363が第1及び第2層間絶縁膜を間に挟んでゲート配線340と重なっている部分も保持容量として用いても良い。

【0231】この電源線363の上を、各画素を区切る 隔壁 (バンク) の下に形成することによって、開口率を 落とすことなく保持容量および電源線を形成することが できる。

【0232】本実施例で示した画素の上面図は、本発明の構成のほんの一例に過ぎず、図17に示した画素の上面図は、本実施例で示した構成に限定されない。なお本

(20)

38

実施例は、実施例1~7と自由に組み合わせて実施する ことが可能である。

【0233】(実施例9)本実施例では、図8に示した 画素の上面図について説明する。図19に本実施例の画 素の上面図を示す。なお図17は、画素電極の形成が終 了し、有機発光層を成膜する前の段階における、画素の 上面図に相当する。図19では、層間絶縁膜やゲート絶 縁膜などの各種絶縁膜は、配線や半導体層の位置を明確 にするために省略した。また、同じ層に形成される配線 は同じハッチで示す。

【0234】図19に示す画素は、信号線として機能す る接続配線560 (Si) と、走査線580 (Gj) と、電源線563 (Vi) を1つづつ有している。そし て、走査線580の一部である582、527、528 は、それぞれトランジスタTr3と、Tr4と、Tr2 のゲート電極に相当する。

【0235】トランジスタTr3のソース領域とドレイ ン領域は、一方は信号線560に接続されており、もう 一方は接続配線583を介してゲート配線540に接続 されている。ゲート配線540の一部584はトランジ 20 スタTr1のゲート電極として機能している。

【0236】また、トランジスタTr4のソース領域と ドレイン領域は、一方は信号線560に接続されてお り、もう一方は接続配線561を介してトランジスタT rlのドレイン領域及びトランジスタTr2のソース領 域に接続されている。

【0237】トランジスタTr1のソース領域は電源線 563に接続されている。また、トランジスタTr2の ドレイン領域は接続配線562を介して画素電極565 に接続されている。

【0238】電源線563は、第1及び第2層間絶縁膜 を間に挟んで、ゲート配線540と重なっている。ゲー ト配線540は、ゲート絶縁膜(図示せず)を間に挟ん で、半導体膜に不純物を添加することで形成された容量 配線585と重なっている。電源線563と容量配線5 85とは、コンタクトホールを介して接続されている。 なお、ゲート配線540と容量配線585がゲート絶縁 膜を間に挟んで重なっている部分が、保持容量586に 相当する。さらに、電源線563が第1及び第2層間絶 も保持容量として用いても良い。

【0239】この電源線563の上を、各画素を区切る 隔壁(バンク)の下に形成することによって、開口率を 落とすことなく保持容量および電源線を形成することが できる。

【0240】本実施例で示した画素の上面図は、本発明 の構成のほんの一例に過ぎず、図19に示した画素の上 面図は、本実施例で示した構成に限定されない。なお本 実施例は、実施例1~7と自由に組み合わせて実施する ことが可能である。

【0241】(実施例10)本実施例では、デジタルビ デオ信号を用いて駆動する本発明の発光装置が有する駆 動回路(信号線駆動回路及び第1走査線駆動回路)の構 成について説明する。

【0242】図20に信号線駆動回路601の構成をブ ロック図で示す。602はシフトレジスタ、603は記 憶回路A、604は記憶回路B、605は定電流回路で ある。

【0243】シフトレジスタ602にはクロック信号C 10 LKと、スタートパルス信号SPが入力されている。ま た記憶回路A603にはデジタルビデオ信号(Digi tal Video Signals) が入力されてお り、記憶回路B604にはラッチ信号(Latch S ignals)が入力されている。定電流回路605か ら出力される一定の信号電流 I c は信号線へ入力され

【0244】図21に信号線駆動回路601のより詳し い構成を示す。

【0245】シフトレジスタ602に所定の配線からク ロック信号CLKとスタートパルス信号SPとが入力さ れることによって、タイミング信号が生成される。タイ ミング信号は記憶回路A603が有する複数のラッチA $(LATA_1 \sim LATA_x)$ にそれぞれ入力され る。なおこのときシフトレジスタ602において生成さ れたタイミング信号を、バッファ等で緩衝増幅してか ら、記憶回路A603が有する複数のラッチA(LAT $A_1 \sim LATA_x$)にそれぞれ入力するような構成 にしても良い。

【0246】記憶回路A603にタイミング信号が入力 されると、該タイミング信号に同期して、ビデオ信号線 610に入力される1ビット分のデジタルビデオ信号 が、順に複数のラッチA(LATA__1~LATA__ x)のそれぞれに書き込まれ、保持される。

【0247】なお、本実施例では記憶回路A603にデ ジタルビデオ信号を取り込む際に、記憶回路A603が 有する複数のラッチA(LATA_1~LATA_x) に、順にデジタルビデオ信号を入力しているが、本発明 はこの構成に限定されない。記憶回路A603が有する 複数のステージのラッチをいくつかのグループに分け、 縁膜を間に挟んでゲート配線540と重なっている部分 40 各グループごとに並行して同時にデジタルビデオ信号を 入力する、いわゆる分割駆動を行っても良い。なおこの ときのグループの数を分割数と呼ぶ。例えば4つのステ ージごとにラッチをグループに分けた場合、4分割で分 割駆動すると言う。

> 【0248】記憶回路A603の全てのステージのラッ チへの、デジタルビデオ信号の書き込みが一通り終了す るまでの時間を、ライン期間と呼ぶ。実際には、上記ラ イン期間に水平帰線期間が加えられた期間をライン期間 に含むことがある。

【0249】1ライン期間が終了すると、記憶回路B6

04が有する複数のラッチB(LATB_1~LATB x)に、ラッチ信号線609を介してラッチシグナル (Latch Signal) が供給される。この瞬間、記憶回路A 603が有する複数のラッチA(LATA 1~LAT A_x)に保持されているデジタルビデオ信号は、記憶 回路B604が有する複数のラッチB(LATB 1~ LATB__x)に一斉に書き込まれ、保持される。

【0250】デジタルビデオ信号を記憶回路B604に 送出し終えた記憶回路A603には、シフトレジスタ6 02からのタイミング信号に基づき、次の1ビット分の 10 デジタルビデオ信号の書き込みが順次行われる。

【0251】この2順目の1ライン期間中には、記憶回 路B604に書き込まれ、保持されているデジタルビデ オ信号が定電流回路605に入力される。

【0252】定電流回路605は複数の電流設定回路

(C1~Cx) を有している。電流設定回路(C1~C x)のそれぞれにデジタルビデオ信号が入力されると、 該デジタルビデオ信号が有する1または0の情報によっ て、信号線に一定の電流 I c が流れるか、または信号線 に電源線V1~Vxの電位が与えられるか、いずれかー 20 ならないので、バッファ643は大きな電流を流すこと 方が選択される。

【0253】図22に電流設定回路C1の具体的な構成 の一例を示す。なお電流設定回路C2~Cxも同じ構成 を有する。

【0254】電流設定回路C1は定電流源631と、4 つのトランスミッションゲートSW1~SW4と、2つ のインバーター Inb1、Inb2とを有している。な お、定電流源631が有するトランジスタ650の極性 は、画素が有するトランジスタTr1及びTr2の極性 と同じである。

【0255】記憶回路B604が有するLATB_1か ら出力されたデジタルビデオ信号によって、SW1~S W4のスイッチングが制御される。なおSW1及びSW 3に入力されるデジタルビデオ信号と、SW2及びSW 4に入力されるデジタルビデオ信号は、 Inbl、In b2によって反転している。そのためSW1及びSW3 がオンのときはSW2及びSW4はオフ、SW1及びS W3がオフのときはSW2及びSW4はオンとなってい

【0256】SW1及びSW3がオンのとき、定電流源 40 631から0ではない所定の値の電流IcがSW1及び SW3を介して信号線S1に入力される。

【0257】逆にSW2及びSW4がオンのときは、定 電流源631からの電流IcはSW2を介してグラウン ドに落とされる。またSW4を介して電源線V1~Vx の電源電位が信号線S1に与えられ、Ⅰc≒0となる。

【0258】再び図21を参照して、前記の動作が、1 ライン期間内に、定電流回路605が有する全ての電流 設定回路(C1~Cx)において同時に行われる。よっ て、デジタルビデオ信号により、全ての信号線に入力さ 50 回路404に入力される。なお、バッファの代わりにレ

れる信号電流Icの値が選択される。

【0259】次に、第1走査線駆動回路の構成について 説明する。

【0260】図23は第1走査線駆動回路641の構成 を示すブロック図である。

【0261】第1走査線駆動回路641は、それぞれシ フトレジスタ642、バッファ643を有している。ま た場合によってはレベルシフタを有していても良い。

【0262】第1走査線駆動回路641において、シフ トレジスタ642にクロックCLK及びスタートパルス 信号SPが入力されることによって、タイミング信号が 生成される。生成されたタイミング信号はバッファ64 3において緩衝増幅され、対応する走査線に供給され

【0263】走査線には、1ライン分の画素の第1スイ ッチング用トランジスタ及び第2スイッチング用トラン ジスタのゲート電極が接続されている。そして、1ライ ン分の画素の第1スイッチング用トランジスタ及び第2 スイッチング用トランジスタを一斉にONにしなくては が可能なものが用いられる。

【0264】本発明において用いられる駆動回路は、本 実施例で示した構成に限定されない。さらに、本実施例 で示した定電流回路は、図22に示した構成に限定され ない。本発明で用いられる定電流回路は、信号電流Ic が取りうる2値のいずれか一方をデジタルビデオ信号に よって選択し、選択された値を有する信号電流を信号線 に流すことができれば、どのような構成を有していても 良い。

30 【0265】また、第2走査線駆動回路も第1走査線駆 動回路と同じ構成を有していても良い。

【0266】本実施例の構成は、実施例1~9と自由に 組み合わせて実施することが可能である。

【0267】 (実施例11) 本実施例では、アナログの ビデオ信号で駆動する本発明の発光装置が有する信号線 駆動回路の構成について説明する。なお走査線駆動回路 の構成は、図23において示した構成を用いることがで きるので、ここでは説明を省略する。

【0268】図24 (A) に本実施例の信号線駆動回路 401のブロック図を示す。402はシフトレジスタ、 403はバッファ、404はサンプリング回路、405 は電流変換回路を示している。

【0269】シフトレジスタ402には、クロック信号 (CLK)、スタートパルス信号(SP)が入力されて いる。シフトレジスタ402にクロック信号(CLK) とスタートパルス信号(SP)が入力されると、タイミ ング信号が生成される。

【0270】生成されたタイミング信号は、バッファ4 03において増幅または緩衝増幅されて、サンプリング

ベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。

【0271】図24(B)にサンブリング回路404、電流変換回路405の具体的な構成を示す。なおサンプリング回路404は、端子410においてバッファ403と接続されている。

【0272】サンプリング回路404には、複数のスイッチ411が設けられている。そしてサンプリング回路404には、ビデオ信号線406からアナログビデオ信 10号が入力されており、スイッチ411はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流変換回路405に入力する。なお図24

(B)では、電流変換回路405はサンプリング回路404が有するスイッチ411の1つに接続されている電流変換回路だけを示しているが、各スイッチ411の後段に、図24(B)に示したような電流変換回路405が接続されているものとする。

【0273】なお本実施例では、スイッチ411にトランジスタを1つだけ用いているが、スイッチ411はタ 20イミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。

【0274】サンプリングされたアナログビデオ信号は、電流変換回路405が有する電流出力回路412に入力される。電流出力回路412は、入力されたビデオ信号の電圧に見合った値の電流(信号電流)を出力する。なお図24ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合った値の電流を出 30力することができる回路であれば良い。

【0275】該信号電流は、同じく電流変換回路405が有するリセット回路417に入力される。リセット回路406は、2つのアナログスイッチ413、414と、インバーター416と、電源415を有している。【0276】アナログスイッチ414にはリセット信号(Res)が入力されており、アナログスイッチ413には、インバーター416によって反転されたリセット信号(Res)が入力されている。そしてアナログスイッチ413とアナログスイッチ414は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。

【0277】そして、アナログスイッチ413がオンのときに信号電流は対応する信号線に入力される。逆に、アナログスイッチ414がオンのときに電源415の電位が信号線に与えられ、信号線がリセットされる。なお、電源415の電位は、画素に設けられた電源線の電位とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線にながれる電流が0に近ければ近いほど良い。

【0278】なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。

42

【0279】なお、本発明の発光装置を駆動する信号線 駆動回路及び第1走査線駆動回路は、本実施例で示す構 成に限定されない。本実施例の構成は、実施例1~実施 例10に示した構成と自由に組み合わせて実施すること が可能である。

【0280】(実施例12)本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、OLEDの低消費電力化、長寿命化、および軽量化が可能になる。

【0281】ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo, 1991) p. 437.)

【0282】上記の論文により報告された有機発光材料 (クマリン色素)の分子式を以下に示す。

[0283]

【化1】

[O 2 8 4] (M. A. Baldo, D. F. O'Brien, Y. You, A. Shou stikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

【0285】上記の論文により報告された有機発光材料 (Pt錯体)の分子式を以下に示す。

[0286]

【化2】

[O 2 8 7] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (199 9) p. 4.) (T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

【0288】上記の論文により報告された有機発光材料 (Ir錯体)の分子式を以下に示す。 (23)

43

[0289] 【化3】



【0290】以上のように三重項励起子からの燐光発光 を利用できれば原理的には一重項励起子からの蛍光発光 10 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。

【0291】なお、本実施例の構成は、実施例1~実施 例11のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【0292】(実施例13)本実施例では、本発明の発 光装置の封止の様子について、図25を用いて説明す る。

【0293】図25は、トランジスタが形成された素子 基板をシーリング材によって封止することによって形成 20 された発光装置の上面図であり、図25(B)は、図2 5 (A) のA-A' における断面図、図25 (C) は図 25 (A) のB-B'における断面図である。

【0294】基板4001上に設けられた画素部400 2と、信号線駆動回路4003と、第1及び第2の第1 走査線駆動回路4004a、bとを囲むようにして、シ ール材4009が設けられている。また画素部4002 と、信号線駆動回路4003と、第1及び第2の第1走 査線駆動回路4004a、bとの上にシーリング材40 08が設けられている。よって画素部4002と、信号 30 線駆動回路4003と、第1及び第2の第1走査線駆動 回路4004a、bとは、基板4001とシール材40 09とシーリング材4008とによって、充填材421 0 で密封されている。

【0295】また基板4001上に設けられた画素部4 002と、信号線駆動回路4003と、第1及び第2の 第1走査線駆動回路4004a、bとは、複数のTFT を有している。図25 (B) では代表的に、下地膜40 10上に形成された、信号線駆動回路4003に含まれ る駆動TFT(但し、ここではnチャネル型TFTとp 40 チャネル型TFTを図示する) 4201及び画素部40 02に含まれるトランジスタTr2 4202を図示し た。

【0296】本実施例では、駆動TFT4201には公 知の方法で作製されたpチャネル型TFTまたはnチャ ネル型TFTが用いられ、トランジスタTr2 420 2には公知の方法で作製された p チャネル型 T F T が用 いられる。また、画素部4002には保持容量(図示せ ず)が設けられる。

【0297】駆動TFT4201及びトランジスタTr 50 用いることができる。プラスチック材としては、FRP

2 4202上には層間絶縁膜(平坦化膜) 4301が 形成され、その上にトランジスタTr2 4202のド レインと電気的に接続する画素電極 (陽極) 4203が 形成される。画素電極4203としては仕事関数の大き い透明導電膜が用いられる。透明導電膜としては、酸化 インジウムと酸化スズとの化合物、酸化インジウムと酸 化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化イン ジウムを用いることができる。また、前記透明導電膜に ガリウムを添加したものを用いても良い。

【0298】そして、画素電極4203の上には絶縁膜 4302が形成され、絶縁膜4302は画素電極420 3の上に開口部が形成されている。この開口部におい て、画素電極4203の上には有機発光層4204が形 成される。有機発光層4204は公知の有機発光材料ま たは無機発光材料を用いることができる。また、有機発 光材料には低分子系(モノマー系)材料と高分子系(ポ リマー系)材料があるがどちらを用いても良い。

【0299】有機発光層4204の形成方法は公知の蒸 着技術もしくは塗布法技術を用いれば良い。また、有機 発光層の構造は正孔注入層、正孔輸送層、発光層、電子 輸送層または電子注入層を自由に組み合わせて積層構造 または単層構造とすれば良い。

【0300】有機発光層4204の上には遮光性を有す る導電膜(代表的にはアルミニウム、銅もしくは銀を主 成分とする導電膜またはそれらと他の導電膜との積層 膜)からなる陰極4205が形成される。また、陰極4 205と有機発光層4204の界面に存在する水分や酸 素は極力排除しておくことが望ましい。従って、有機発 光層4204を窒素または希ガス雰囲気で形成し、酸素 や水分に触れさせないまま陰極4205を形成するとい った工夫が必要である。本実施例ではマルチチャンバー 方式(クラスターツール方式)の成膜装置を用いること で上述のような成膜を可能とする。そして陰極4205 は所定の電圧が与えられている。

【0301】以上のようにして、画素電極(陽極)42 03、有機発光層4204及び陰極4205からなる〇 LED4303が形成される。そしてOLED4303 を覆うように、絶縁膜4302上に保護膜4209が形 成されている。保護膜4209は、OLED4303に 酸素や水分等が入り込むのを防ぐのに効果的である。

【0302】4005aは電源線に接続された引き回し 配線であり、トランジスタTr24202のソース領域 に電気的に接続されている。引き回し配線4005aは シール材4009と基板4001との間を通り、異方導 電性フィルム4300を介してFPC4006が有する FPC用配線4206に電気的に接続される。

【0303】シーリング材4008としては、ガラス 材、金属材(代表的にはステンレス材)、セラミックス 材、プラスチック材(プラスチックフィルムも含む)を

(Fiberglass-Reinforced Plastics) 板、PVF (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

【0304】但し、OLEDからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明 10物質を用いる。

【0305】また、充填材4210としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。

【0306】また充填材4210を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさ 20らしておくために、シーリング材4008の基板4001側の面に凹部4007を設けて吸湿性物質または酸素を吸着しうる物質4207を配置する。そして、吸湿性物質または酸素を吸着しうる物質4207は凹部4007に保持されている。なお凹部カバー材4208は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質4207を設けることで、OLED4303の劣化を抑制できる。

【0307】図25(C)に示すように、画素電極42 03が形成されると同時に、引き回し配線4005a上 に接するように導電性膜4203aが形成される。

【0308】また、異方導電性フィルム4300は導電性フィラー4300aを有している。基板4001とFPC4006とを熱圧着することで、基板4001上の導電性膜4203aとFPC4006上のFPC用配線4206とが、導電性フィラー4300aによって電気40的に接続される。

【0309】本実施例の構成は、実施例1~実施例12 に示した構成と自由に組み合わせて実施することが可能 である。

【0310】(実施例14)OLEDを用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。

【0311】本発明の発光装置を用いた電子機器とし 1、表示部2502、アーム部2503を含む。本発 て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス 50 の発光装置は表示部2502に用いることができる。

プレイ(ヘッドマウントディスブレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、佐ーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図26に

【0312】図26(A)はOLED表示装置であり、 筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。 本発明の発光装置は表示部2003に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、OLED表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

【0313】図26(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の発光装置は表示部2102に用いることができる。

【0314】図26(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の発光装置は表示部2203に用いることができる。

【0315】図26 (D) はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置は表示部2302に用いることができる。

【0316】図26(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の発光装置はこれら表示部A2403、B2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0317】図26(F)はゴーグル型ディスプレイ (ヘッドマウントディスプレイ)であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の発光装置は表示部2502に用いることができる 47

【0318】図26(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明の発光装置は表示部2602に用いることができる。

【0319】ここで図26(H)は携帯電話であり、本体2701、筺体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ボート2707、アンテナ2708等を含む。本発明の発光装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

【0320】なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0321】また、上記電子機器はインターネットやCATV (ケーブルテレビ)などの電子通信回線を通じて 20配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

【0322】また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動するこ 30とが望ましい。

【0323】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~13に示したいずれの構成の発光装置を用いても良い。

[0324]

【発明の効果】

【0325】上述した構成によって、本発明の発光装置は温度変化に左右されずに一定の輝度を得ることができる。また、カラー表示において、各色毎に異なる有機発 40 光材料を有するOLEDを設けた場合でも、温度によっ


て各色のOLEDの輝度がバラバラに変化して所望の色が得られないということを防ぐことができる。

48


【図面の簡単な説明】


- 【図1】 本発明の発光装置の上面ブロック図。
- 【図2】 本発明の発光装置の画素の回路図。
- 【図3】 駆動における画素の概略図。
- 【図4】 アナログ駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
- 【図5】 デジタル駆動法における書き込み期間と表示 10 期間の出現するタイミングを示す図。
 - 【図6】 駆動における画素の概略図。
 - 【図7】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
 - 【図8】 本発明の発光装置の画素の回路図。
 - 【図9】 本発明の発光装置の画素の回路図。
 - 【図10】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
 - 【図11】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
- 20 【図12】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
 - 【図13】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
 - 【図14】 本発明の発光装置の作製方法を示す図。
 - 【図15】 本発明の発光装置の作製方法を示す図。
 - 【図16】 本発明の発光装置の作製方法を示す図。
 - 【図17】 本発明の発光装置の画素の上面図。
 - 【図18】 本発明の発光装置の画素の断面図。
 - 【図19】 本発明の発光装置の画素の上面図。
 - 【図20】 信号線駆動回路のブロック図。
 - 【図21】 デジタル駆動法における信号線駆動回路の 詳細図。
 - 【図22】 デジタル駆動法における電流設定回路の回路図。
 - 【図23】 第1走査線駆動回路のブロック図。
 - 【図24】 デジタル駆動法における信号線駆動回路の詳細図。
 - 【図25】 本発明の発光装置の外観図及び断面図。
 - 【図26】 本発明の発光装置を用いた電子機器の図。
 - 【図27】 OLEDの電圧電流特性を示す図。

【図18】



51/5007








(27)

【図7】


(28)








【図13】




【図14】

【図20】




(29)


【図15】




[図16]




【図17】




【図19】




[図21]




[図27]





【図22】





【図24】











フロントページの続き

(51) Int. Cl. ⁷

識別記号

6 4 2

F I G O 9 G 3/20 テーマコード(参考)

G 0 9 G 3/20

9099

6 4 1 E 6 4 2 C

3/30

3/30

K

H 0 5 B 33/14

H 0 5 B 33/14

Α

Fターム(参考) 3K007 AB04 AB11 AB17 BB05 DB03

EA01 GA04

5C080 AA06 BB05 CC03 DD03 FF12

JJ02 JJ03 JJ04 JJ05 JJ06

KK02 KK07 KK43 KK47

5C094 AA07 AA08 BA03 BA27 CA19

CA24 DA09 EA04 EA05 FB01

FB16 HA08

Scanned 1/39/2000

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-239665

(43)公開日 平成10年(1998) 9月11日


(51) Int.Cl. ⁶	識別記号	FI
G02F 1/1	33 575	G 0 2 F 1/133 5 7 5
G 0 2 B 26/08	3	G 0 2 B 26/08 E
G03B 27/7	2	G 0 3 B 27/72 Z
G 0 9 G 3/20		G 0 9 G 3/20 K
		審査請求 未請求 請求項の数10 〇L (全 13 頁
(21)出願番号	特顧平9-42068	(71)出願人 000005201 富士写真フイルム株式会社
(22)出顧日	平成9年(1997)2月26日	神奈川県南足柄市中沼210番地
		(72)発明者 木村 宏一
		静岡県富士宮市大中里200番地 富士写真
		フイルム株式会社内
		(74)代理人 弁理士 柳田 征史 (外1名)

(54) 【発明の名称】 2次元マトリクス型空間光変調素子を用いた多階調露光方法

(57)【要約】

【課題】 駆動信号に応じて光出射、非出射の状態を択 一的に取る画素部が行、列を構成して2次元マトリクス 状に配置されてなる空間光変調素子を用いた多階調露光 方法において、高速での多階調露光を実現する。

【解決手段】 空間光変調素子として、新たな駆動信号 が入力されるまで光出射または非出射の状態を維持する 画素部を有するものを用い、この空間光変調素子の全て の行を、相異なる複数の時間間隔毎に選択走査し、選択 された行における各画素部に、画像データに基づいた駆 動信号を入力し、上記相異なる複数の時間間隔毎になさ れる選択走査を時間的に多重化し、この多重化走査を受 けた相異なる複数の行から、時分割によって1つの選択 行を決定する。



【特許請求の範囲】

【請求項1】 駆動信号に応じて光出射、非出射の状態を択一的に取る画素部が行、列を構成して2次元マトリクス状に配置されてなる空間光変調素子を露光光の光路に配し、

この空間光変調素子により、その画素部毎に照射時間を 制御した露光光を感光材料に照射して該感光材料を多階 調露光させる、2次元マトリクス型空間光変調素子を用 いた多階調露光方法において、

前記空間光変調素子として、新たな駆動信号が入力されるまで前記光出射または非出射の状態を維持する画素部を有するものを用い、

この空間光変調素子の全ての行を、相異なる複数の時間 間隔毎に選択走査し、

選択された行における各画素部に、画像データに基づい た駆動信号を入力し、

前記相異なる複数の時間間隔毎になされる選択走査を時 間的に多重化し、

この多重化走査を受けた相異なる複数の行から、時分割によって1つの選択行を決定することを特徴とする2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項2】 前記複数の時間間隔が、2の等比数列 1:2:……::2^(g-1) {gは正の整数}

であることを特徴とする請求項1記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項3】 前記行選択の時間をτ、前記複数の間隔数をgとしたとき、基本周期gτで前記行選択を行なうことを特徴とする請求項1または2記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項4】 前記画素部が、光変調部と、行選択時に 各列についての駆動信号を前記光変調部に入力して光変 調状態を更新、維持する回路とから構成されていること を特徴とする請求項1から3いずれか1項記載の2次元 マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項5】 前記光変調状態を更新、維持する回路 が、単結晶半導体を含む素子で構成されたものであるこ とを特徴とする請求項4記載の2次元マトリクス型空間 光変調素子を用いた多階調露光方法。

【請求項6】 前記光変調状態を更新、維持する回路が、多結晶半導体を含む素子で構成されたものであることを特徴とする請求項4記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項7】 前記光変調状態を更新、維持する回路が、非晶質半導体を含む素子で構成されたものであることを特徴とする請求項4記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項8】 前記光変調素子が、強誘電性液晶からなる光変調部を有するものであることを特徴とする請求項 1から7いずれか1項記載の2次元マトリクス型空間光 変調素子を用いた多階調露光方法。

【請求項9】 前記光変調素子が、駆動信号に応じて振れ角が変化するミラー素子からなる光変調部を有するものであることを特徴とする請求項1から7いずれか1項記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【請求項10】 前記光変調素子が、エレクトロルミネッセンス素子からなることを特徴とする請求項1から7いずれか1項記載の2次元マトリクス型空間光変調素子を用いた多階調露光方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多階調画像を感光材料に露光する方法に関し、特に詳細には、液晶素子、ミラー素子や、エレクトロルミネッセンス素子、LED等の発光素子から構成される2次元マトリクス型空間光変調素子を使用して、感光材料を高速で多階調露光できるようにした多階調露光方法に関するものである。

[0002]

【従来の技術】近年、画像データに基づいて変調された 光で感光材料、例えば銀塩感材、非銀塩系光反応発色感 材、光熱変換発色感材等を露光し、画像を再現するプリ ンター装置が各種方式で開発されている。このようなプ リンター装置に要求される性能の一つに、露光速度の高 速化が挙げられている。

【0003】一般的な露光方式としては、レーザ走査露 光による方式が知られている。しかし、この方式は点順 次露光動作であり、露光時間が長いという欠点がある。 より高速露光に適した方法としては、ライン型光変調素 子、または2次元マトリクス型光変調素子を利用した露 光方式が知られている。前者はライン順次露光動作であ り、高速露光が可能である。後者は面露光動作であり、 さらに高速露光が期待できる

2次元マトリクス型光変調素子は、駆動信号に応じて光出射、非出射の状態を択一的に取る画素部が行、列を構成して2次元マトリクス状に配置されてなるものである。なお本明細書における2次元マトリクス型光変調素子としては、画素部が液晶素子やミラー素子等、別の光源からの光を変調する素子から構成されているものは勿論のこと、該画素部がエレクトロルミネッセンス素子、LED等の発光素子から構成されているものも含むこととする。

【0004】この種の空間光変調素子の一つに、新たな 駆動信号が入力されるまで上記光出射または非出射の状態を維持する画素部を備えてなるものが知られている。 このタイプの空間光変調素子は、髙品位なディスプレイ 素子として開発、商品化されている。特にアクティブマ トリクス型液晶素子のディスプレイ素子は、その代表的 なものである。

【0005】ところで、この種の空間光変調素子におい

ては、面露光処理において集光率を高めるため、素子の面積が極力小さいことが望まれる。さらに高品位な画像を得るためには、素子の画素数を多くする必要がある。しかし、素子の面積を小さくし、また画素数を増やすと、当然1画素の面積が小さくなるので、素子の高精細化が要求される。

【0006】このような背景から、前述のアクティブマトリクス型液晶素子のなかでも、その基板、および画素回路(主にMOS-FET)と周辺駆動回路(主に行選択駆動回路と、列における画像信号駆動回路)が単結晶半導体で一体型に構成され、画素回路上部に反射電極を設けて液晶に電圧を供給する構成の反射型アクティブマトリクス型液晶素子が特に高集積化、高開口率化の点から好ましい。

【0007】一方、アクティブマトリクス型液晶素子のなかでも、液晶材料として強誘電性液晶を用いたものは、その高速応答性(応答時間は液晶素材と液晶に印加する電圧、および温度などに依るが、数 μ s \sim 100μ s 程度である)から、プリンター装置用の露光素子として非常に期待されている。

【0008】しかし、強誘電性液晶は一般的に2値の安定状態しかとることができず、また反強誘電性液晶は一般的に3値の安定状態しかとることができない。そこで、それらからなる液晶素子を、プリンター装置用の露光素子として用いた場合、1回のデータ書き込みによる露光では低階調の画像しか得られない。したがって、階調数が256程度必要な画像、例えばフルカラー画像等の再現には、複数回のデータ書き込みと露光が必要となる。

【0009】ここで、強誘電性液晶を光変調部に用いた 2次元マトリクス型光変調素子による多階調露光につい て詳しく説明する。

【0010】2次元マトリクス型光変調素子の構造図1は、この種の空間光変調素子の画素部の断面図である。ここに示されている通り、単結晶のp・型シリコン半導体基板10上には、n-MOS-FET11と電荷蓄積容量Cstg 12が形成されている。n-MOS-FET11はn・型のドレイン領域13、ソース領域14、ゲート酸化膜15、および poly-Si 膜よりなるゲート電極16から構成される。また、電荷蓄積容量Cstg 12は、p・領域17、酸化膜18、および poly-Si 膜19で構成されている。

【0011】また、第1層間絶縁膜20を介して第1層A1配線21が形成され、これにより、ソース領域14に接続されたソース電極22が形成されている。このソース電極22により、ソース領域14と電荷蓄積容量Cstg 12の poly-Si膜19とが接続されている。なおドレイン領域13には、ドレイン電極23が接続されている。さらに第2層間絶縁膜24を介して画素電極(第2層A1)25が形成され、ソース電極22と接続されている。

【0012】画素電極25上には配向膜26が形成されてい

る。一方、対向透明基板27の片側にはITOからなる対 向透明共通電極28が形成され、さらにその上に配向膜29 が形成されている。上記2つの基板10、27は、各々と一 体化している配向膜26、29が対向するように配置され、 その間隙に強誘電性液晶30が保持されている。

【0013】図2は、図1の空間光変調素子の画素部の 等価回路である。図示の通り、n-MOS-FET11のソ ース電極22と電荷蓄積容量Cstg 12の一方、および画素 電極25が接続されている。電荷蓄積容量Cstg 12の他方 は素子の電源グランド電位Vssに接続されている。また 画素電極25と、配向膜26、29、強誘電性液晶30および対 向透明共通電極28により容量Clcが形成されている。

【0014】ここで、電源グランド電位 Vssを基準に、n-MOS-FET11のゲート電極電圧をVg、ドレイン電極電圧をVd、ソース電極電圧をVs、対向透明共通電極電圧をVcomとする。また、Vcomを基準に画素電極電圧を液晶層電圧 V1cとする。

【0015】空間光変調素子の基本動作

図3は、空間光変調素子の基本動作を説明するための、概略の光変調光学系を示すものである。空間光変調素子1の対向透明基板側に偏光ビームスプリッター(PBS)2を配置する。光源3からの光はPBS2によりS偏光波が反射され、空間光変調素子1の対向透明基板27に入射する。入射した光は液晶30の層を介して画素電極25により反射され、再度液晶層を通ってPBS2に入射する。このとき、反射光のP偏光波成分のみがPBS2を透過し、その光が出力光となる。

【0016】また図4は、同じく空間光変調素子の基本動作を説明するための、液晶層電圧Vlcと液晶配向位置の関係を示している。液晶には双安定性配向を示す強誘電性液晶を使用するものとする。液晶層電圧VlcがーVlcsのとき液晶配向方向が入射偏光軸と一致し、液晶層電圧VlcがVlcsのとき液晶配向方向が入射偏光軸から45度の位置になるように、配向処理を行なう。また、液晶配向方向が入射偏光軸から45度の位置のとき所望の出力光が得られるように、液晶素材、液晶層厚を適宜調整する

【0017】こうすることにより、出力光は液晶層電圧 Vlcが-Vlcs のときOFFとなり、Vlcs のときON となる

【0018】次に図5は、図1~4で説明した構成における画素部の各電圧と出力光の波形とを示している。まず、n-MOS-FET11が導通状態となるようにゲート電極電圧Vgを十分高いVgSにする。同時にドレイン電極電圧VdをVd(on)にすると、画素電圧Vsは略Vd(on)となる。その後にn-MOS-FET11が非導通状態となるようにゲート電極電圧Vgを十分低いVgoffにしても、画素電圧Vsは電荷蓄積容量Cstg12と液晶層容量Clcにより略Vd(on)を保持する。したがってこの期間(図5の(a))の液晶層電圧Vlcは、Vlc=(Vd

(on) - V com) となる。

【0019】一方、n-MOSーFET11が導通状態となるようにゲート電極電圧 V_g を十分に高くし、同時にドレイン電極電圧 V_d を V_d (off)にすると、画素電圧 V_s は略 V_d (off)となる。その後にn-MOSーFET11が非導通状態となるようにゲート電極電圧 V_g を十分低くしても、画素電圧 V_s は電荷蓄積容量 C_{stg} と液晶層容量 C_{stg} と液晶層容量 C_{stg} と液晶層容量 C_{stg} と次。したがってこの期間(図4の C_{stg})における液晶層電圧 C_{stg} となる。

【0020】ここで対向共通電極電圧Vcom を Vcom = (Vd(on) + Vd(off)) / 2 となるように印加すると、 (a)期間、 (b)期間の各々の液晶層電圧V1cは、

(a)期間: V1c= (Vd(on) - Vd(off)) / 2 (b)期間: V1c=- (Vd(on) - Vd(off)) / 2 となる。このとき、 (a)期間、 (b)期間の液晶層電圧V1cが各々V1cs 以上、-V1cs 以下になるようにVd(on)、Vd(off)を決定すると、出力光は各々ON、OFFと変調できることになる。

【0021】なお、実際にはn-MOS-FET11の寄生容量等の原因により、液晶層電圧Vlcは (a)期間と(b)期間とで非対称となる場合があるが、本発明には特に影響ないので、Vlcは上記式に従うものとする。 【0022】ここで、図5のTrは強誘電性液晶の光学

【0022】ここで、図50Tr は強誘電性液晶の光学的な応答時間であり、これは一般的に液晶素材、液晶層電圧V1c、温度等に依存するが、実用的には数 μ s~ 100μ s程度が得られる。画素にデータを書き込む時間は、液晶層電圧V1cを液晶の動作電圧V1cs(またはーV1cs)にするのに必要な電気的な応答時間と、上記液晶の光学的な応答時間に依存する。高速にデータを書き込むためには、これらの両者の時間を短くする必要があるが、特に液晶の光学的な応答時間は実用的に限界がある。

【0023】空間光変調素子の2次元マトリクス駆動方法

図6は、2次元マトリクス空間光変調素子の等価回路である。この例は、m列×n行の画素を有する空間光変調素子であり、m列×n行の画素回路と、画素回路に信号を与える行選択駆動回路と、画像信号駆動回路とにより構成されている。画像データは画像信号駆動回路へ転送され、また、制御信号と各駆動回路により後述するシーケンスが満たされる。ここで、同じ行の画素のゲート電極が共に接続され、行選択駆動回路の出力である行選択信号 [Vgl、Vg2……、Vgn] によって各々制御される。また、同じ列の画素のドレイン電極が共に接続され、画像信号駆動回路の出力である画像信号 [Vdl、Vd2……、Vdm] によって各々データが供給される。

【0024】なお、図6の等価回路で示されるm列×n 行の画素回路、および行選択駆動回路と画像信号駆動回 路は、同一のシリコン基板に形成されている。

【0025】図7は、図6の回路における2次元マトリクス空間光変調素子の駆動方法を示すタイミング図である。以下、1画面分の画像信号の書込みシーケンスを説明する。

【0026】a)1行目の画素に書き込む画像信号を、画像信号駆動回路の出力 [Vd1、Vd2……、Vdm]から供給する。次に1行目の行選択信号であるVg1のみを、MOS-FETが導通となるVg0のにし、他の行選択信号を非導通となるVg0がられる。この時1行目の画素電極に各々の画像信号電圧が印加される。その後Vg1をMOS-FETが非導通となるVg0がにしても、画素電極に電圧は殆ど変化せずに保持される。出力光はこの画素電圧に従って、図5のように応答する。このようにして1行目の画素の画像信号書込みが行われる。この1行分の書込み時間を τ とする。

【0027】b)2行目以降も同様のシーケンスで画像信号の書込みを行ない、n行目の画像信号の書込みが終了すると、1画面分の画像信号の書込みが終了する。したがって、1画面分(n行)の画像信号の書込み時間Tf は、 $n \times \tau$ となる。

【0028】露光システムの説明

図8は、上述の反射型2次元マトリスクス空間光変調素子を使用した感光材料の露光システムを示している。

【0029】まず、光源3からの光は集光レンズ4で集光され、PBS2に入射する。この光のうちS偏光波がPBS2で反射されて、2次元マトリスクス空間光変調素子1の対向透明基板側に入射する。入射した光は液晶層を介して画素電極で反射され、再度液晶層を通ってPBS2に入射する。このとき、反射光のP偏光波のみが出力光としてPBS2を透過し、投影レンズ6によって感光材料7上で結像する。感光材料7に結像する2次元の光量分布は、画像信号発生装置8によって2次元マトリスクス空間光変調素子1に書き込まれた画像信号に従う。すなわち前述の図5のように、画素電圧にVd(on)を書き込むとその部分の感光材料7の光量がONとなり、画素電圧にVd(off)を書き込むとその部分の感光材料7の光量はOFFとなる。

【0030】図9は、感光材料7に対する露光のシーケンスである。まず、集光レンズ4の後に配置された光学シャッター5を閉じておく。その間に感光材料7を投影レンズ6の結像面に搬送し固定する。同時に画像信号発生装置8により、2次元マトリスクス空間光変調素子1の全画素にVd(off)の信号を書き込む。その後に光学シャッター5を開く。このとき出力光は全面OFFである

【0031】この状態で画像信号発生装置8により2次元マトリスクス空間光変調素子1へ1行目から順番に画像データ信号(Vd(on)またはVd(off))を書き込む。 出力光は画像信号に従って順次出力され、感光材料7を 露光する。1行目から最終のn行目までの書込み時間はnτである。最終のn行目に画像信号を書き込んだ後、再び1行目から出力光をOFFにするためにVd(off)の信号を書き込む。最終のn行目にVd(off)の信号を書き込むと、感光材料 7 への露光期間は終了する。この後に光学シャッター5が閉じられ、次の感光材料 7 の搬送・固定が行なわれる。

【0032】上記の露光シーケンスによると、感光材料 7への露光時間Te は、各画素へ書き込まれた画像信号がONのとき $n\tau$ であり、OFFのときゼロである。また、この露光に必要な時間To は $2n\tau$ である。

【0033】すなわち、1行の書込み時間を τ とすると、n行、2階調の画像の露光を行なうのに必要な時間 T_0 は $2n\tau$ であり、この時の感光材料 7 への露光時間 T_0 は $n\tau$ となる。ここで、露光期間 T_0 はシャッター 開閉時の安定時間も加わるが、この時間は $n\tau$ に比べて非常に小さいので無視することにする。

【0034】多階調露光の説明

図10は、多階調露光を説明するための行選択信号のタイミングと走査タイミングラインの説明図である。横軸は時間軸であり、縦軸は行選択信号(上から順にVgl、Vg2、……、Vgn)を示している。この図において実線ラインは走査タイミングライン(画像データ書込み)を示し、行選択信号によって選択される画像データ書込み行のタイミングを記号化したものである。また、破線ラインは走査タイミングライン(OFF書込み)を示し、行選択信号によって選択されるOFF書込み行のタイミングを記号化したものである。

【0035】前述のような2値の光変調素子を使用して 多階調露光を実現する方法として、露光時間を変えることによる多階調露光が知られている。図11は、その代表的な多階調露光方法による書込み走査のタイミングチャートである。この図では8階調の露光タイミングを示している。1行目から最終のn行目まで行順次に画像データを書き込む走査を7回連続で繰り返す。最後の8回目の走査では、OFFを書き込む。

【0036】1回の走査時間は $n\tau$ であるので、一連のシーケンスによる露光期間Toは $8n\tau$ となる。図12には、図11の多階調露光方法による出力光の例を示す。なおこの図では、1行目の例を示している。

【0037】階調[0]の例では、1回目から7回目までの走査で全てOFFを書き込む。この結果、出力光は全てOFFとなり、感光材料への露光時間はゼロとなる。階調[5]の例では、1回目から5回目までの走査で全てONを書き込み、6回目と7回目の走査ではOFFを書き込む。この結果、出力光の感光材料への露光時間は5nでとなる。階調[7]の例では、1回目から7回目までの走査で全てONを書き込む。この結果、出力光の感光材料への露光時間は7nでとなる。このように階調レベルと感光材料への露光時間が比例し、多階調露

光を行なうことができる。

[0038]

【発明が解決しようとする課題】しかし、このような多階調露光方式においては、階調数が増えるのに従って露光期間Toも極端に長くなるという問題がある。すなわち、階調数を28 (g=1, 2, 3, ………)とすると、露光期間To は、

 $T_0 = 2g n \tau$ [sec] ····· (1)

となり、階調数の増大に応じて露光期間To は著しく長くなる。このような多階調露光方式は、高速露光を必要とするシステムには不向きである。

【0039】本発明は上記の事情に鑑みてなされたものであり、感光材料を高速で多階調露光できる、2次元マトリクス型空間光変調素子を用いた多階調露光方法を提供することを目的とするものである。

[0040]

【課題を解決するための手段】本発明による2次元マト リクス型空間光変調素子を用いた多階調露光方法は、駆 動信号に応じて光出射、非出射の状態を択一的に取る画 素部が行、列を構成して2次元マトリクス状に配置され てなる空間光変調素子を露光光の光路に配し、この空間 光変調素子により、その画素部毎に照射時間を制御した 露光光を感光材料に照射して該感光材料を多階調露光さ せる、2次元マトリクス型空間光変調素子を用いた多階 調露光方法において、空間光変調素子として、新たな駆 動信号が入力されるまで光出射または非出射の状態を維 持する画素部を有するものを用い、この空間光変調素子 の全ての行を、相異なる複数の時間間隔毎に選択走査 し、選択された行における各画素部に、画像データに基 づいた駆動信号を入力し、上記相異なる複数の時間間隔 毎になされる選択走査を時間的に多重化し、この多重化 走査を受けた相異なる複数の行から、時分割によって1 つの選択行を決定するようにしたことを特徴とするもの である。

【0041】なお上記複数の時間間隔は、2の等比数列 $1:2:\dots::2^{(g-1)}$ {gは正の整数} であることが望ましい。

【0042】また、上記行選択の時間を τ 、上記複数の間隔数をgとしたとき、行選択の基本周期はg τ とするのが望ましい。

【0043】一方2次元マトリクス型空間光変調素子としては、画素部が、光変調部と、行選択時に各列についての駆動信号を上記光変調部に入力して光変調状態を更新、維持する回路とから構成されているものを用いるのが望ましい。

【0044】そのようにする場合、光変調状態を更新、維持する回路としては、単結晶半導体を含む素子で構成されたものや、多結晶半導体を含む素子で構成されたものや、非晶質半導体を含む素子で構成されたものを好適に用いることができる。

【0045】また光変調素子としては、強誘電性液晶からなる光変調部を有するものや、駆動信号に応じて振れ角が変化するミラー素子からなる光変調部を有するもや、さらには、エレクトロルミネッセンス素子からなるものを好適に用いることができる。

[0046]

【発明の効果】本発明方法においては、空間光変調素子の全ての行を相異なる複数の時間間隔毎に選択走査するようにしたので、複数の選択走査の間隔を組み合わせることにより、走査回数が少なくても階調数を飛躍的に増やすことができる。さらに複数の選択走査は時間的に多重化され、これらを時分割による行選択によって画像データの書き込みを行なうので、全体の露光期間を大幅に短縮することができる。

[0047]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。図13は、本発明の一つの実施形態による多階調露光方法における書込み走査のタイミングチャートである。なおこの図では、8階調の露光タイミングを示している。

【0048】ここで、空間光変調素子としては例えば図1に示したようなもの、その駆動回路としては図6に示したようなもの、露光システムとしては図8に示したようなものをそれぞれ利用することができる。

【0049】図13において、実線の斜め線(a)、(b)、(c) は画像データを書込む走査タイミングラインであり、破線の斜め線(a) はOFFを書き込む走査タイミングラインである。各走査タイミングラインは1行目から順に1行毎に走査されるが、走査の開始は画像データ書込み(a)→画像データ書込み(b)→画像データ書込み(c)→OFF書き込み(a)の順番で行なわれる。

【0050】ここで、実線の走査タイミングライン(a) と実線の走査タイミングライン(b)の時間間隔をTab、実線の走査タイミングライン(b) と実線の走査タイミングライン(c) の時間間隔をTbc、実線の走査タイミングライン(c) と破線の走査タイミングライン(a) の時間間隔をTcaとすると、それらの比をTab: Tbc: Tca= 1:2:4に設定する。具体的にはTab: Tbc: Tca= (3/7) n τ : (6/7) τ : (12/7) n τ に設定する。このようにすると、どの行も3回の画像データ書き込み走査で、8階調(2^3 階調)の露光を行なうことができる。

【0051】なお、本来、同時に複数行の書き込み走査(行選択)を行なうことはできない。したがって実際には、走査タイミングライン(a)、(b)、(c)に従って行なわれる行選択信号のタイミングは、期間(A)、(B)、(C)に各々割り当てられ、これにより走査タイミングラインの重複するところは期間(A)、(B)、(C)で時分割に行選択が行なわれる。

【0052】また図14および15は、図13中の時刻

t1 と時刻 t2 における、行選択信号タイミングと走査タイミングラインとの関係を示している。図14の露光開始直後の時刻 t1では、走査タイミングライン(a)に従って1行目から順に書き込み走査が行なわれる。ただし、行選択信号のタイミングライン(a)に従って行なわれ、そこで、走査タイミングライン(a)に従って行なわれる行選択の周期は3 τ になる。期間(B)、(C)ではどの行も走査されない。

【0053】また、図15の時刻t2では、走査タイミングライン(a)、(b)、(c)が重複しているが、実際の行選択信号のタイミングは、走査タイミングライン(a)では期間(A)で行選択が行なわれ、走査タイミングライン(b)では期間(B)で行選択が行なわれ、走査タイミングライン(c)では期間(C)で行選択が行なわれる。各走査タイミングラインに従って行なわれる行選択の周期は3ヶになる。

【0054】次に図16は、図13に示した多階調露光方法による出力光の例である。この場合、Tab: Tbc: Tca=(3/7) $n\tau:(6/7)$ $n\tau:(12/7)$ $n\tau:(=1:2:4)$ であるので、 $2^3=8$ 階調の露光を行なうことができる。

【0055】まず、1行目の例について説明する。階調 [0] のときは、画像データ書き込み走査タイミングライン(a)、(b)、(c) による書き込みデータを、全てOFFにする。この結果出力光は全てOFFとなり、感光材料への露光時間はゼロとなる。階調 [5] のときは、画像データ書き込み走査タイミングライン(a)、(b)、(c) による書き込みデータを各々ON、OFF、ONにする。この結果出力光はTab+Tcaの時間ONとなり、感光材料への露光時間は(15/7) n τ となる。階調 [7] のときは、画像データ書き込み走査タイミングライン(a)、(b)、(c)による書き込みデータを全てONにする。この結果出力光はTab+Tba+Tcaの時間ONとなり、感光材料への露光時間は3n τ となる。

【0056】このようにして、階調レベルと感光材料への露光時間が比例した多階調露光を行なうことができる。またn行目についても、1行目と同様にして、階調レベルと感光材料への露光時間が比例した多階調露光を行なうことができる。

【0057】以上の通り本発明によると、8階調の露光期間 T_0 は $6n\tau$ となり、前述した従来方法の露光期間 $8n\tau$ より高速に露光できる。

【0058】ここで本発明の多階調露光方法によると、階調数が多いほど、従来方法と比べて高速露光の効果が顕著になる。以下、この点について詳しく説明する。今、階調数を28とする。このとき本発明によれば、画像データ書き込み走査タイミングラインはg本となり、各走査タイミングラインの間隔比は1:2:4:………:2(g-1) {gは正の整数}となる。また各走査タイミングラインに従って行なわれる行選択の周期はgェに

なる。よって、階調数 28 のときの露光期間 To は、下式の通りとなる。

【0059】To = 2gnτ [sec] …… (2) 以下、本発明と従来方法による露光期間To の比較を具 「条件] τ=20 μs 体的に行なう。表1は、従来方法と本発明による露光期間Toの比較例を示している。

[0060]

【表 1 】

行数n	2040	2044	2046	2047	4095
露光階調数 28	2 ⁸ =256	2 ⁹ =512	$2^{10} = 1024$	$2^{11} = 2048$	$2^{12} = 4096$
従米方法による 露光期間To [sec]	10.44	20.93	41.90	83.85	335.46
本発明による 露光期間To [sec]	0.65	0.74	0.82	0.90	1.97

【0061】この表1中の数値は、各々式(1)、

(2)から計算して求めたものである。条件の数値は、特に高精細静止画像(1辺の画素数2000以上、画像階調数256程度)の2次元露光を対象とした。また、露光階調数は階調カーブの補正などを考慮すると画像の階調数よりも多くする必要があり、256~4096とした。また、1行の書き込み時間 τ は20 μ sとした。【0062】表1の結果から明らかなように、本発明による場合の露光速度は従来と比べ、256階調では16倍、4096階調では約170倍となり、階調数の増加にともなって顕著な効果があることが分かる。

【0063】なお、上記の実施形態では、階調数を 28 (g は正の整数)としたが、これ以外の階調数でも本発明は有効に作用する。今、階調数を h とした場合、画像データ書き込み走査タイミングラインを g 本(g は 28 \geq h を満たす最小の整数)とする。露光期間 T の は式(2)により計算される。

【0064】図17は、本発明による露光期間と階調数の関係を示したものであるが、どの階調数であっても、従来方法による露光期間よりは非常に短縮されている。なお図17で明らかなように、本発明においては階調数が28(gは正の整数)のときがより効果的である。

【0065】また本発明において、各走査タイミングラインの間隔(Tab: Tbc: ······) は、厳密に2の等比数列(1:2: ·······: 2^(g-1)) に設定することが望ましく、具体的には

(Tab: Tbc:)

= $(1:2:\dots:2^{(g-1)})$ gn τ / (2^g-1) であることが望ましい。また、 $(Tab:Tbc:\dots:)$ は、複数 (gah) の走査タイミングラインで時分割により行選択を行なう基本周期 $g\tau$ の整数倍である必要性があり、したがって

 $n = k (28 - 1) {k は正の整数}$

であることが望ましい。しかし、実際にはn=k (28-1) {kは正の整数} でない行数nが存在する。この場合の解決手段の一つとしては、実際の素子の行数をn, としたとき、

n=k (2g-1) {kは正の整数} ≧n'

となる最小のnの値を仮想の行数として各走査タイミングラインの間隔(Tab: Tbc: ……)を

(Tab: Tbc:)

 $=(1:2:\dots:2^{(g-1)})$ gnt/(2s-1) に設定する。このようにすると、実際の素子の行数 n 、以外に (n-n') 行余ることになるが、この余った行はダミー行として走査すればよい。

【0066】一例として、n'=2000、28=2048 $\{g=11\}$ とした場合、仮想行nを

n=k (28 -1) {kは正の整数}

 $= 2047 \{k = 1\}$

とする。これにより、

(Tab: Tbc:)

= $(1:2:\dots:2^{(g-1)})$ gn τ /(2s-1)

 $= (1:2:---:1028) g \tau$

と厳密に設定することができる。このとき、(n-n) = 487 が余るが、それらはダミー行として走査すればよい。

【0067】さらに本発明においては、各走査タイミングラインの間隔($Tab:Tbc:\cdots\cdots$)を厳密に2の等比数列($1:2:\cdots\cdots:2^{(g-1)}$)とせず、実用上問題が無い間隔に設定してもよい。一例として、n=200、走査タイミングラインをg=11本とした場合、

(Tab: Tbc:)

 $=(1:2:4\cdots 256:512:977)$ と設定する。右辺の数列の最後の数が2の等比数列になっていないが、右辺の数列の級数は2000であるので、($Tab:Tbc:\cdots$)は行選択の基本周期 $g\tau$ の整数倍であり、設定した間隔による行選択走査が可能となる。ここで、最後の数が977であるため、 2^8 (=2048)の値からは47の組み合わせが重複し、最終的な階調数は $2^8-47=2001$ 階調となる。しかし、2001階調でも実用上問題がなければ、本発明の効果は十分に得られる。

【0068】次に、本発明の露光方法による光の利用効率について説明する。n=k (2^g-1) {kは正の整数} のとき、本発明によれば、露光期間 T_0 は $T_0=2$ g_1 であり、感光材料への露光時間 T_0 は $T_0=g_1$

 τ である。したがって、光の利用効率 η は、 η = (Te \angle To) × 100 = 50% となり、行数、階調数に依らず実用上問題にならない十分な光利用効率が得られる。

【0069】n=k(28-1) $\{k$ は正の整数} でない条件ときのときは、前述したようにkを正の整数とするような仮想行数n で走査が行なわれ、ダミー行 (n'-n) 分だけ余分な走査時間を必要とする。したがって、光の利用効率は50%以下になる場合があるが、その低下は小さく実用上問題にならない。

【0070】なお、以上説明した実施形態で使用され得る2次元マトリクス型空間光変調素子で、画素部の光出射、非出射の状態を維持する回路(図1参照)は、n-MOS-FETと蓄積容量Cstgとで構成されていたが、蓄積容量Cstgが無くても動作上問題とならなければ、この蓄積容量は省略可能である。

【0071】また図1の回路は単結晶半導体で構成されていたが、図18のように多結晶半導体で構成されてもよい。この図18の画素部回路は、画素のMOS-FETをガラス基板50上にpoly-SiTFTプロセスで形成してなるものである。なお同図中、51はゲート絶縁膜、52は層間絶縁膜、53は画素電極(A1)、54はソース電極、55はゲート電極、56はドレイン電極である。

【0072】また図19に示した例のように、画素部回路は非晶質半導体で構成されてもよい。この図19の画素部回路は、画素のMOS-FETをガラス基板60上にa-Si TFTプロセスで形成してなるものである。なお同図中、61はゲート絶縁膜(SiNx)、62は層間絶縁膜、63は画素電極(A1)、64はソース電極、65はゲート電極、66はドレイン電極、67はチャンネル保護膜(SiNx)である。

【0073】また、周辺の駆動回路が単結晶半導体で構成され、画素部が多結晶半導体もしくは非晶質半導体で構成された複合構成が採用されてもよい。

【0074】さらに、画素部の光出射、非出射の状態を維持する回路は、図20に示すように、SRAM回路などの2値メモリー回路で構成されてもよい。この図20の例では、データ信号Vd、/Vdより1または0のデータが供給されると同時に、行選択信号/WEにSRAMへのデータ書き込みをイネーブルにするパルスが与えられるとSRAMに1または0のデータが書き込まれ、出力電圧Vsは保持される。液晶は書き込まれたデータに従って光変調を行ない、その状態は、新たにSRAMのデータが更新されるまで維持される。

【0075】また光変調素子としては、電圧によって振れ角が変化するミラー素子を光変調部として備えるものでもよい。この素子において、書き込まれたデータが1のとき、ミラーの振れ角が一方の方向に安定して、垂直入射した光は一方の角度に反射される。一方、データが0のときは、ミラーの振れ角が他方の方向に安定して、

垂直入射した光は他方の角度に反射される。このような ミラー素子により構成される2次元マトリクス光変調素 子を本発明の多階調露光方法に適用する場合は、素子か らの一方の反射光のみ直接出力光として感光材料に結像 露光できる。

【0076】また光変調素子としては、発光型素子を光変調部として備えるものでもよい。そのような発光型素子としては、電界で発光する無機の薄膜EL(エレクトロルミネッセンス)素子、電流で発光するキャリア注入型発光素子である有機EL(エレクトロルミネッセンス)素子、化合物半導体で構成されるLED等が挙げられる。このような発光型素子により構成される2次元マトリクス光変調素子を本発明の多階調露光方法に適用する場合は、素子から発光される光を直接出力光として感光材料に結像露光できる。

【0077】一例として図21には、電界で発光する無機の薄膜EL素子を光変調部とした2次元マトリクス空間光変調素子の画素部の等価回路を示す。この図21中、70が薄膜EL、71はその画素電極、72は対向電極である。

【0078】この回路においては、行選択信号Vgの選択パルスにより、データ信号Vdから1または0のデータがMOSーFETのTR1に書き込まれる。TR1の出力電圧Vsは、書き込まれたデータが1の時、MOSーFETのTR2が十分導通状態となるような電圧で保持される。書き込まれたデータが0の時は、TR2が十分非導通状態となるような電圧で保持される。TR1の出力電圧Vsは、新たなデータが書き込まれるまで保持される。薄膜EL70はTR2と直列接続され、TR2の一方は回路のグランド電位Vssに接続され、薄膜EL70の対向電極72は共通電源Vacに接続されている。

【0079】Vacは交流電圧で代表的には20kHz、100Vrms程度の電圧が供給されている。TR2が 導通状態のとき、薄膜EL70間の電圧Velは略Vacとなり、薄膜EL70が発光する。TR2が非導通状態のとき、薄膜EL70間の電圧Velは薄膜EL70が発光する電圧より低くなり、薄膜EL70は発光しない。したがって、データ1が書き込まれると発光を持続し、データのが書き込まれると発光は行なわれなくなる。

【0080】また図22は、薄膜ELを用いる2次元マトリクス空間光変調素子の画素部の断面図である。この例では、半導体基板80上に図21に示したような画素回路81が形成され、層間絶縁層82を介して画素電極(A1等の金属反射膜)83が形成されている。さらに絶縁層84、EL発光層(一例としてZnS:Mn薄膜)85、絶縁層86、対向透明電極(ITOなど)87を順に積層して、画素部が形成されている。対向透明電極87には共通電源Vacが供給される。EL発光層85から発した光は、画素電極83で反射するなどして、最終的には図22中の上方に出射する。

【0081】なお本発明の多階調露光方法は、他の階調露光方法(面積階調、光強度変調方法、ディザ法など)と組み合わせることも可能である。


【図面の簡単な説明】


- 【図1】本発明に用いられ得る空間光変調素子の画素部の断面図
- 【図2】上記空間光変調素子の画素部の等価回路図
- 【図3】上記空間光変調素子を用いた光変調光学系を示す概略図
- 【図4】液晶層電圧と液晶配向位置の関係を示す説明図
- 【図5】上記画素部の各電圧と出力光波形を示すグラフ
- 【図6】 2次元マトリクス型空間光変調素子の等価回路 図
- 【図7】2次元マトリクス型空間光変調素子の駆動方法 を示す概略図
- 【図8】空間光変調素子を用いた露光システムの概略図
- 【図9】従来の多階調露光方法における感光材料への露 光シーケンスを示す概略図
- 【図10】従来方法における行選択信号タイミングと走査タイミングラインを示す概略図
- 【図11】従来の多階調露光方法による書込み走査のタイミングチャート
- 【図12】従来の多階調露光方法による出力光の変調状態を示す概略図
- 【図13】本発明の多階調露光方法における走査のタイミングチャート
- 【図14】図13中の一時刻における行選択信号タイミングと走査タイミングラインを示す概略図
- 【図15】図13中の別の時刻における行選択信号タイミングと走査タイミングラインを示す概略図
- 【図16】本発明の多階調露光方法による出力光の変調 状態を示す概略図
- 【図17】本発明による露光期間と階調数との関係を示すグラフ
- 【図18】多結晶半導体で構成された画素部の断面図
- 【図19】非晶質半導体で構成された画素部の断面図
- 【図20】SRAM回路で構成された画素部の断面図
- 【図21】薄膜ELからなる画素部の等価回路図
- 【図22】薄膜ELからなる画素部の断面図

【符号の説明】


- 1 2次元マトリクス型空間光変調素子
- 2 PBS
- 3 光源
- 4 集光レンズ
- 5 シャッター
- 6 投影レンズ
- 7 感光材料

- 8 画像信号発生装置
- 10 p 型シリコン半導体基板
- 11 n-MOS-FET
- 12 電荷蓄積容量
- 13 ドレイン領域
- 14 ソース領域
- 15 ゲート酸化膜
- 16 ゲート電極
- 17 p+ 領域
- 18 酸化膜
- 19 poly-Si膜
- 20 第1層間絶縁膜
- 21 第1層A1配線
- 22 ソース電極
- 23 ドレイン電極
- 24 第2層間絶縁膜
- 25 画素電極(第2層A1)
- 26 配向膜
- 27 対向透明基板
- 28 対向透明共通電極
- 29 配向膜
- 50 ガラス基板
- 51 ゲート絶縁膜
- 52 層間絶縁膜
- 53 画素電極 (A l)
- 54 ソース電極
- 55 ゲート電極56 ドレイン電極
- 60 ガラス基板
- 61 ゲート絶縁膜 (SiNx)
- 62 層間絶縁膜
- 63 画素電極(A1)
- 64 ソース電極
- 65 ゲート電極
- 66 ドレイン電極
- 67 チャンネル保護膜 (SiNx)
- 70 薄膜 E L
- 71 画素電極
- 72 対向電極
- 80 半導体基板
- 81 画素回路
- 82 層間絶縁層
- 83 画素電極
- 84 絶縁層
- 85 E L 発光層
- 86 絶縁層
- 87 対向透明電極






【図9】







【図11】




[図12]




【図15】



【図13】




【図17】




【図18】


[図19]




【図16】



【図22】



【図21】



- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application
- (11) Publication Number of Patent Application: Hei 10-239665
- (43) Date of Publication of Application: September 11, 1998
- (51) Int. Cl.⁶

Identification Number

Intraoffice Reference Number

FI

Request for Examination: not made

Number of Claims: 10 OL (13 pages in total)

- (21) Application Number: Hei 9-42068
- (22) Application Date: February 26, 1997
- (71) Applicant: 000005201

Fuji Photo Film Co., Ltd.

No. 210, Nakanuma, Minamiashigara-shi,

Kanagawa-ken

(72) Inventor: Koichi Kimura

c/o Fuji Photo Film Co., Ltd.

No. 210, Nakanuma, Minamiashigara-shi,

Kanagawa-ken

- (74) Agent: Patent Attorney Masashi Yanaqida, et al.
- (54) [Title of the Invention] MULTI-GRADATION EXPOSING METHOD USING TWO-DIMENSIONAL MATRIX TYPE SPATIAL OPTICAL MODULATION ELEMENT
- (57) [Abstract]

[Problem] To realize multi-gradation exposure at a high speed in a multi-gradation exposure method that uses a spatial optical

modulation element consisting of pixel portions, which alternately take a state of light emission or non-emission according to a drive signal, constituting rows and columns to be arranged in a two-dimensional matrix shape.

[Means for Resolution] A spatial optical modulation element having pixel portions, which maintain a state of light emission or non-emission until a new drive signal is inputted, is used as the spatial optical modulation element, all rows of this spatial optical modulation element are selectively scanned for each of plural time intervals different from each other, a drive signal based on image data is inputted in each pixel portion in a selected row, selective scanning performed for each of the plural time intervals different from each other is multiplexed on a time basis, and one selected row is decided by time division out of the plural rows subjected to this multiplex scanning.

[Claims]

[Claim 1] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element in which a spatial optical modulation element including pixel portions, which alternately take a state of light emission or non-emission according to a drive signal, constituting rows and columns being arranged in a two-dimensional matrix shape is arranged in an optical path of exposure light, and exposure light, an irradiation time of which is controlled for each pixel portion by this spatial optical modulation element, irradiated on photosensitive а material to multi-gradation exposure to the photosensitive material, characterized in that

an element having pixel portions maintaining a state of

light emission or non-emission until a new drive signal is inputted is used as the spatial optical modulation element,

all rows of the spatial optical modulation element are selectively scanned for each of plural time intervals different from each other,

a drive signal based on image data is inputted to each pixel portion in a selected row,

the selective scanning performed for each of the plural time intervals different from each other is multiplexed on a time basis, and

one selected row is decided by time division out of the plural rows different from each other subjected to this multiplex scanning.

[Claim 2] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to claim 1, characterized in that the plural time intervals are geometric series of 2, 1:2: $:2^{(g-1)}$ {g is a positive integer}.

[Claim 3] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to claim 1 or 2, characterized in that, when it is assumed that a time of the row selection is τ and the number of saidplural time intervals is g, the row selection is performed at a basic cycle of $g\tau$.

[Claim 4] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to any one of claims 1 to 3, characterized in that the pixel portion comprises an optical modulation portion and a circuit for inputting a drive signal for each row in the optical modulation portion at the time of row selection to update and

maintain an optical modulation state.

[Claim 5] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to claim 4, characterized in that the circuit for updating and maintaining an optical modulation state is one comprising an element including a monocrystal semiconductor.

[Claim 6] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to claim 4, characterized in that the circuit for updating and maintaining an optical modulation state is one comprising an element including a multi-crystal semiconductor.

[Claim 7] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to claim 4, characterized in that the circuit for updating and maintaining an optical modulation state is one comprising an element including an amorphous semiconductor.

[Claim 8] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to any one of claims 1 to 7, characterized in that the optical modulation element is one having an optical modulation portion including a ferroelectric liquid crystal.

[Claim 9] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to any one of claims 1 to 7, characterized in that the optical modulation element is one having an optical modulation portion including a mirror element, a deflection angle of which changes according to a drive signal.

[Claim 10] A multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element according to any one of claims 1 to 7, characterized in that

the optical modulation element comprises an electroluminescent element.

[Detailed Description of the Invention]

[0001]

[Technical Field to which the Invention Belongs] The present invention relates to a method of exposing a multi-gradation image on a photosensitive material, and in particular to a multi-gradation exposing method that makes it possible to apply multi-gradation exposure to a photosensitive material at a high speed using a two-dimensional matrix type spatial optical modulation element constituted by a liquid crystal element, a mirror element, an electroluminescence element, or a light emitting element such as an LED element.

[0002]

[Prior Art]

In recent years, a printer apparatus has been developed with various systems, which exposes a photosensitive material, for example, a silver salt photosensitive material, a non-silver salt optical reaction color development photosensitive material, a photo-thermal conversion color development sensitive material, or the like, which is modulated based on image data, to reproduce an image. One of performances required of such a printer apparatus includes increase in an exposure speed.

[00031

As a general exposure system, there is known a system according to a laser scanning exposure. However, this system adopts a point-successive exposure operation and has a disadvantage in that an exposure time is long. As a method suitable for a higher speed exposure, there is known an exposure

system that utilizes a line type optical modulation element or a two-dimensional matrix type optical modulation element. The former adopts a line-successive exposure operation and is capable of performing high speed exposure. The latter adopts a surface exposure operation, and a much higher speed exposure can be expected with the exposure system.

The two-dimensional matrix consists of pixel portions, which alternately take a state of light emission or non-emission according to a drive signal, constituting rows and columns to be arranged in a two-dimensional matrix shape. Note that, as the two-dimensional matrix type optical modulation element in this specification, it is assumed that not only one in which a pixel portion is constituted by an element for modulating light from another light source such as a liquid crystal element or a mirror element but also one in which the pixel portion is constituted by an electroluminescence element or a light emitting element such as an LED is included.

[0004]

As one of spatial optical modulation elements of this type, there is known one provided with pixel portions for maintaining the above-mentioned light emission or non-emission until a new drive signal is inputted. The spatial optical modulation element of this type is developed and commercialized as a high-definition display element. In particular, a display element of active matrix liquid crystal elements is a representative one of the high-definition display element.

[0005]

Incidentally, in the spatial optical modulation element of this type, it is desired that an area of an element is as small as possible in order to increase a light condensing ratio

in surface exposure processing. In order to obtain a higher definition image, it is necessary to increase the number of pixels of an element. However, when an area of an element is reduced and the number of pixels is increased, since an area of one pixel is naturally reduced, high precision of the element is required.

[0006]

From such a background, among the aforementioned active matrix liquid crystal elements, what is particularly preferable from the viewpoint of high integration and high aperture ratio is a reflection type active matrix liquid crystal element with a structure in which a substrate thereof, and a pixel circuit (mainly an MOS-FET) and a peripheral drive circuit (mainly a row selection drive circuit and an image signal drive circuit in a column) are integrally constituted with a monocrystal semiconductor and a voltage is supplied to a liquid crystal by providing a reflection electrode in the upper part of the pixel circuit.

[0007]

On the other hand, among the active matrix liquid crystal element, one using a ferroelectric liquid crystal as a liquid crystal material is highly expected as an exposure element for a printer apparatus due to its high speed responsiveness (a response time is in the order of several μs to 100 μs depending on a liquid crystal material, a voltage applied to a liquid crystal, temperature, and the like).

[0008]

However, the ferroelectric liquid crystal can generally take a binary stable state only and an anti-ferroelectric liquid crystal can generally take a ternary stable state only. Thus,

when a liquid crystal consisting of these liquid crystals is used as an exposure element for a printer apparatus, only a low-gradation image is obtained with exposure by data writing of one time. Therefore, data writing and exposure of plural times are necessary for reproduction of an image requiring the number of gradations of approximately 256, for example, a full color image or the like.

[0009]

Here, multi-gradation exposure by a two-dimensional matrix type optical modulation element using a ferroelectric liquid crystal in an optical modulation portion will be described in detail.

[0010]

Structure of a two-dimensional matrix type optical modulation element

Fig. 1 is a sectional view of a pixel portion of a spatial optical modulation element of this type. As shown in the figure, an n-MOS-FET 11 and a charge accumulation capacitor Cstg 12 are formed on a p-type silicon semiconductor substrate 10 of a monocrystal. The n-MOS-FET 11 is constituted by an n^+ type drain area 13, a source area 14, a gate oxide film 15, and a gate electrode 16 consisting of a poly-Si film. In addition, the charge accumulation capacitor Cstg 12 is constituted by a p^+ area 17, an oxide film 18, and a poly-Si film 19.

[0011]

In addition, first layer Al wiring 21 is formed via a first interlayer insulating film 20, whereby a source electrode 22 connected to the source area 4 is formed. The source area 14 and the poly-Si film 19 of the charge accumulation capacitor Cstg 12 are connected by this source electrode 22. Note that

a drain electrode 23 is connected to the drain area 3. Moreover, a pixel electrode (second layer Al) 25 is formed via a second interlayer insulating film 24 and is connected to the source electrode 22.

[0012]

An orientation film 26 is formed on the pixel electrode 25. On the other hand, an opposed transparent common electrode 28 consisting of ITO is formed on one side of an opposed transparent substrate 27, and an orientation film 29 is further formed on the opposed transparent common electrode 28. The above-mentioned two substrates 10 and 27 are arranged such that the orientation films 26 and 29, which are made integral with the substrates 10 and 27, respectively, are opposed to each other, and a ferroelectric liquid crystal 30 is held in a gap between them.

[0013]

Fig. 2 is an equivalent circuit of the pixel portion of the spatial optical modulation element of Fig. 1. As shown in the figure, the source electrode 22 of the n-MOS-FET 11, one side of the charge accumulation capacitor Cstg 12, and the pixel electrode 25 are connected. The other side of the charge accumulation capacitor Cstg 12 is connected to a power supply ground potential Vss of the electrode. In addition, a capacitor Clc is formed by the pixel electrode 25, the orientation films 26 and 29, the ferroelectric liquid crystal 30, and the opposed transparent common electrode 28.

[0014]

Here, a gate electrode voltage of the n-MOS-FET 11 is assumed to be Vg, a drain electrode voltage is assumed to be Vd, a source electrode voltage is assumed to be Vs, and an opposed

transparent common electrode voltage is assumed to be Vcom with a power supply ground potential Vss as a reference. In addition, a pixel electrode voltage is assumed to be a liquid crystal layer voltage Vlc with Vcom as a reference.

[0015]

Basic operation of a spatial optical modulation element

Fig. 3 shows a schematic optical modulation optical system for explaining a basic operation of a spatial optical modulation element. A polarizing beam splitter (PBS) 2 is arranged on an opposed transparent substrate side of a spatial optical modulation element 1. An S polarized light wave of light from a light source 3 is reflected by the PBS 2 and incident in an opposed transparent substrate 7 of the spatial optical modulation element 1. The incident light is reflected by the pixel electrode 25 via a layer of a liquid crystal 30 and incident in the PBS 2 passing through the liquid crystal layer again. At this point, only a P polarized light component of the reflected light is transmitted through the PBS 2 and light thereof becomes output light.

[0016]

In addition, Fig. 4 shows a relationship between a liquid crystal layer voltage Vlc and a liquid crystal orientation position for also explaining the basic operation of the spatial optical modulation element. It is assumed that a ferroelectric liquid crystal showing bistable orientation is used as a liquid crystal. Orientation processing is performed such that a liquid crystal orientation direction coincides with an incident polarized light axis when the liquid crystal layer voltage Vlc is -Vlcs and the liquid crystal orientation direction is in a position 45 degrees from the incident polarized light axis

Statement 1970年7月2008

when the liquid crystal layer voltage Vlc is Vlcs. In addition, a liquid crystal material and a liquid crystal layer thickness are appropriately adjusted such that desired output light is obtained when the liquid crystal orientation direction is in the position 45 degrees from the incident polarized light axis.

[0017]

Consequently, the output light is turned OFF when the liquid crystal layer voltage Vlc is -Vlcs and turned ON when it is Vlcs.

[0018]

Next, Fig. 5 shows each voltage of the pixel portion and a waveform of output light in the structure described in Figs. 1 to 4. First, the gate electrode voltage Vg is increased to a sufficiently high Vgs such that the n-MOS-FET 11 becomes conductive. When the drain electrode voltage Vd is simultaneously set to Vd(on), the pixel voltage Vs is increased to about Vd(on). Thereafter, even if the gate electrode voltage Vg is decreased to a sufficiently low Vgoff such that the n-MOS-FET 11 becomes nonconductive, the pixel voltage Vs holds about Vd(on) by the charge accumulation capacitor Cstg 12 and the liquid crystal layer capacitor Clc. Therefore, the liquid crystal layer voltage Vlc in this period ((a) in Fig. 5) equals to (vd(on) - Vcom).

[0019]

On the other hand, when the gate electrode voltage Vg is increased to be sufficiently high such that the n-MOS-FET 11 becomes conductive and the drain electrode voltage Vd is simultaneously set to Vd(off), the pixel voltage Vs drops to about Vd(off). Thereafter, even if the gate electrode voltage Vg is decreased to be sufficiently low such that the n-MOS-FET

11 becomes nonconductive, the pixel voltage Vs holds about Vd(off) by the charge accumulation capacitor Cstg and the liquid crystal layer capacitor Clc. Therefore, the liquid crystal voltage Vlcinthis period ((h) in Fig. 4) equals to about (Vd(off) - Vcom).

[0020]

Here, when the opposed common electrode voltage Vcom is applied such that Vcom equals to (Vd(on) + Vd(off))/2, the liquid crystal layer voltage Vlc of each of a) period and (b) period is as follows:

- (a) period: Vlc = (Vd(on) Vd(off))/2
- (b) period: Vlc = (Vd(on) Vd(off))/2

In this case, when Vd(on) and Vd(off) are determined such that the respective liquid crystal layer voltages Vlc of the (a) period and the (b) period become Vlcs or more and -Vlcs or less, respectively, output light can be modulated to be ON and OFF, respectively.

[0021]

Note that, although the liquid crystal layer voltage Vlc may be actually asymmetrical in the (a) period and the (b) period due to causes such as parasitic capacitance of the n-MOS-FET 11, since this does not specifically affect the present invention, it is assumed that Vlc conforms to the above-mentioned expression.

[0022]

Here, Tr in Fig. 5 indicates an optical response time of a ferroelectric liquid crystal. Although this generally depends on a liquid crystal material, the liquid crystal layer voltage Vlc, temperature, and the like, approximately several μs to 100 μs is practically obtained. Time for writing data

Seasoned 1/28/2898

in a pixel depends on an electric response time required for changing the liquid crystal layer voltage Vlc to an operation voltage Vlcs (or -Vlcs) and the above-mentioned optical response time of a liquid crystal. Although it is necessary to reduce both of these times in order to write data at a high speed, in particular, the optical response time practically has a limit.

[0023]

Two-dimensional matrix drive method of a spatial optical modulation element

Fig. 6 is an equivalent circuit of a two-dimensional matrix type spatial optical modulation element. This example is a spatial optical modulation element having pixels of m columns x n rows, which is constituted by a pixel circuit of m columns x n rows, a row selection drive circuit for giving a signal to the pixel circuit, and an image signal drive circuit. data is transferred to the image signal drive circuit, and a sequence discussed later is completed by a control signal and each drive circuit. Here, gate electrodes of pixels of the same row are connected together and are controlled, respectively, by row selection signals [Vg1, Vg2,, Vgn] that are outputs of the row selection drive circuit. In addition, drain electrodes of pixels of the same column are connected together, data is supplied to the drain electrodes, respectively, by image signals [Vd1, Vd2,, Vdm] that are outputs of the image signal drive circuit.

[0024]

Note that the pixel circuit of m columns x n rows, the row selection drive circuit and the image signal drive circuit shown in the equivalent circuit of Fig. 6 are formed on an identical silicon substrate.

[0025]

Fig. 7 is a timing chart showing a driving method of the two-dimensional matrix type spatial optical modulation element in the circuit of Fig. 6. A writing sequence of an image signal for one screen will be hereinafter described.

[0026]

a) An image signal to be written in pixels of a first row is supplied from the output [Vd1, Vd2,, Vdm] of the image signal drive circuit. Next, only Vg1 that is a row selection signal of the first row is turned into Vgon with which MOS-FET becomes conductive and the other row selection signals are turned into Vgoff with which MOS-FET becomes nonconductive. At this point, an image signal voltage is applied to each of the pixel electrodes of the first row. Thereafter, even if Vg1 is turned into Vgoff with which MOS-FET becomes nonconductive, a voltage of a pixel electrode changes little and is maintained. Output light responds as shown in Fig. 5 in accordance with this pixel voltage. In this way, image signal writing of the pixels of the first row is performed. A writing time for this first row is assumed to be τ .

[0027]

b) Writing of image signals is performed in the same sequence for the second and subsequent rows, and when writing of an image signal for the n-th row is finished, writing of image signals for one screen is finished. Therefore, a writing time Tf of image signals for one screen (n rows) is n x τ .

[0028]

Description of an exposure system

Fig. 8 shows an exposure system of a photosensitive material that uses the above-described reflection type

two-dimensional matrix type optical modulation element.
[0029]

First, light from the light source 3 is condensed by a condensing lens 4 and incident in the PBS 2. An S polarized light of this light is reflected by the PBS 2 and incident on the opposed transparent substrate side of the two-dimensional matrix type spatial optical modulation element 1. The incident light is reflected by the pixel electrode via the liquid crystal layer and incident in the PBS 2 passing through the liquid crystal layer again. In this case, only a P polarized light of the reflected light is transmitted through the PBS 2 as an output light and focused on a photosensitive material 7 by a projection lens 6. A two-dimensional distribution of amount of light focused on the photosensitive material 7 conforms to the image signal written in the two-dimensional matrix type spatial optical modulation element 1 by an image signal generation device That is, as shown in the aforementioned Fig. 5, when Vd(on) is written in a pixel voltage, an amount of light of the photosensitive material 7 of that part becomes ON, and when Vd(off) is written in a pixel voltage, an amount of light of the photosensitive material 7 in that part becomes OFF.

[0030]

Fig. 9 is a sequence of exposure with respect to the photosensitive material 7. First, an optical shutter 5 arranged behind the condensing lens 4 is closed. While the optical shutter 5 is closed, the photosensitive material 7 is conveyed to a focusing surface of the projection lens 6 and fixed. At the same time, a signal of Vd(off) is written in all pixels of the two-dimensional matrix type spatial optical modulation element 1 by the image signal generation device 8. Thereafter,

the optical shutter 5 is opened. An output light at this point is OFF on the entire surface.

[0031]

In this state, the image data signal (Vd(on) or Vd(off)) is written in the two-dimensional matrix type spatial optical modulation element 1 in order from the first row by the image signal generation device 8. Output light is sequentially outputted in accordance with the image signal and exposes the photosensitive material 7. A writing time from the first row to the last n-th row is $n\tau$. After an image signal is written in the last n-th row, a signal of Vd(off) is written from the first row again in order to make an output light OFF. When a signal of Vd(off) is written in the last n-th row, a period for exposing the photosensitive material 7 ends. Thereafter, the optical shutter 5 is closed, and conveyance and fixing of the next photosensitive material 7 are performed.

[0032]

According to the above-mentioned exposure sequence, an exposure time Te for the photosensitive material 7 is nt when the image signal written in each pixel is ON, and is zero when the image signal is OFF. In addition, a time T_0 required for this exposure is $2n\tau$.

[0033]

That is, when a writing time for one row is assumed to be τ , the time T_0 required for performing exposure of an image of n rows and two gradations is $2n\tau$, and the exposure time Te for the photosensitive material 7 at this point is $n\tau$. Here, although a stabilizing time at the time of opening and closing the shutter is added to the exposure period T_0 , the stabilizing time can be neglected because it is extremely small compared

with nt.

[0034]

Description of multi-gradation exposure

Fig. 10 is an explanatory view of timing of a row selection signal and a scan timing line for explaining multi-gradation exposure. The horizontal axis is a time axis, and the vertical axis indicates row selection signals (Vg1, Vg2,, Vgn in order from the above). In this figure, a solid line indicates a scan timing line (image data writing), which is encoded timing of an image data writing row to be selected by the row selection signals. In addition, a broken line indicates a scan timing line (OFF writing), which is encoded timing of an OFF writing row to be selected by the row selection signals.

[0035]

As a method of using the aforementioned binary optical modulation element to realize multi-gradation exposure, there is known multi-gradation exposure by changing an exposure time. Fig. 11 is a timing chart of writing scan according to the representative multi-gradation exposure method. In this figure, exposure timing of eight gradations is shown. Scanning for writing image data from the first line to the last n-th line in a row-sequential manner is repeated seven times in a row. In scanning of the last eighth time, OFF is written.

[0036]

Since a time for one scanning is $n\tau$, the exposure period T_0 by a series of sequence is $8n\tau$. In Fig. 12, an example of output light according to the multi-gradation exposure method of Fig. 11 is shown. Note that, in this figure, an example of the first row is shown.

[0037]

In an example of gradation [0], OFF is written in all scanning from the first time to the seventh time. As a result, all the output light becomes OFF, and an exposure time for a photosensitive material becomes zero. In an example of gradation [5], ON is written in all scanning from the first time to the fifth time, and OFF is written in scanning from the sixth time and the seventh time. As a result, an exposure time of output light for a photosensitive material becomes 5nt. In an example of gradation [7], ON is written in all scanning from the first time to the seventh time. As a result, an exposure time of output light for a photosensitive material becomes 7nt. In this way, a gradation level and an exposure time for a photosensitive material are proportionate to each other, and multi-gradation exposure can be performed.

[0038]

[Problems that the Invention is to Solve]

However, in such a multi-gradation exposure system, there is a problem in that the exposure period T_0 becomes extremely long in accordance with the increase in the number of gradations. That is, when the number of gradations is assumed to 2^g (g=1, 2, 3,), the exposure period T_0 is represented by the following expression:

$$T_0 = 2^g \text{ nt [sec] } \cdots \qquad (1)$$

And the exposure period T_0 becomes extremely long in accordance with the increase in the number of gradations. Such a multi-gradation exposure system is not appropriate for the system requiring a high-speed exposure.

[0039]

The present invention has been devised in view of the above-mentioned circumstances, and it is an object of the present

invention to provide a multi-gradation exposure method using a two-dimensional matrix type spatial optical modulation element, which can apply multi-gradation exposure to a photosensitive material at a high speed.

[0040]

[Means for Solving the Problems]

multi-gradation exposure method the using two-dimensional matrix type spatial optical modulation element according to the present invention is a multi-gradation exposure. method using a two-dimensional matrix type spatial optical modulation element in which a spatial optical modulation element consisting of pixel portions, which alternately take a state of light emission or non-emission according to a drive signal, constituting rows and columns to be arranged in a two-dimensional matrix shape are arranged in an optical path of exposure light, and exposure light, an irradiation time of which is controlled for each pixel portion by this spatial optical modulation element, irradiated on a photosensitive material to multi-gradation exposure to the photosensitive material, the multi-gradation exposure method being characterized in that an element having pixel portions for maintaining a state of light emission or non-emission until a new drive signal is inputted is used as the spatial optical modulation element, all rows of this spatial optical modulation element are selectively scanned for each of plural time intervals different from each other, a drive signal based on image data is inputted in each pixel portion in a selected row, the selective scanning performed for each of the plural time intervals different from each other is multiplexed on a time basis, and one selected row is decided by time division out of the plural rows different

from each other subjected to this multiplex scanning.

[0041]

Note that it is desirable that the above-mentioned plural time intervals are geometric series of 2, 1:2: $:2^{(g-1)}$ {g is a positive integer}.

[0042]

In addition, when it is assumed that a time of the above-mentioned row selection is τ and the number of the above-mentioned plural time intervals is g, a basic cycle of the row selection is desirably $g\tau$.

[0043]

On the other hand, as the two-dimensional matrix type spatial optical modulation element, it is desirable that the pixel portion is constituted by an optical modulation portion and a circuit for inputting a drive signal for each row in the above-mentioned optical modulation portion at the time of row selection to update and maintain an optical modulation state.

[0044]

In such a case, as the circuit for updating and maintaining an optical modulation state, one constituted by an element including a monocrystal semiconductor, one constituted by an element including a multi-crystal semiconductor, or one constituted by an element including amorphous semiconductor can be used preferably.

[0045]

In addition, as the optical modulation element, one having an optical modulation portion consisting of a ferroelectric liquid crystal, one having an optical modulation portion consisting of a mirror element, a deflection angle of which changes according to a drive signal, and one consisting of an SCHEENERY FORMERS

electroluminescent element can be used preferably.

[0046]

[Effect of the Invention]

In the method of the present invention, since all the rows of the spatial optical modulation element are adapted to be selectively scanned for each of the plural time intervals different from each other, the number of gradations can be increased markedly by combining the plural intervals of selective scanning even if the number of times of scanning is few. Moreover, since the plural selective scanning is multiplexed on a time basis and writing of image data is performed according to row selection by time division of the multiplexed selective scanning, the entire exposure time can be reduced significantly.

[0047]

[Embodiments of the Invention]

Embodiments of the present invention will be hereinafter described in detail with reference to the drawings. Fig. 13 is a timing chart of writing scan in a multi-gradation exposure method according to one embodiment of the present invention. Note that, in this figure, exposure timing of eight gradations is shown.

[0048]

Here, as a spatial optical modulation element, a drive circuit therefor, and an exposure system, for example, one as shown in Fig. 1, one as shown in Fig. 6, and one as shown in Fig. 8 can be utilized, respectively.

[0049]

In Fig. 13, solid slant lines (a), (b) and (c) are scan timing line for writing image data, and a broken slant line

(a) is scan timing line for writing OFF. Although each scan timing line is scanned for each line in order from the first line, scanning is started in the order of writing image data (a) \rightarrow writing image data (b) \rightarrow writing image data (c) \rightarrow writing OFF (a).

[0050]

Here, when it is assumed that a time interval between the solid scan timing line (a) and the solid scan timing line (b) is Tab, a time interval between the solid scan timing line (b) and the solid scan timing line (c) is Tbc, a time interval between the solid scan timing line (c) and the broken scan timing line (a) is Tca, a ratio of these timing lines is set as Tab: Tcb: Tca = 1:2:4. More specifically, the ratio is set as Tab: Tbc: Tca = $(3/7)\pi\tau$: $(6/7)\tau$: $(12/7)\pi\tau$. In this way, exposure of eight gradations $(2^3$ gradations) can be performed by image data writing of three times in any row.

[0051]

Note that, essentially, writing scan (row selection) for plural rows cannot be performed simultaneously. Therefore, actually, timing for signals of row selection performed in accordance with the scan timing lines (a), (b) and (c) is allocated to periods (A), (B) and (C), respectively, whereby row selection is performed in time division with the periods (A), (B) and (C) in places where the scan timing lines overlap each other.

[0052]

In addition, Figs. 14 and 15 show a relationship between row selection signal timing and a scan timing line at a time t1 and a time t2 in Fig. 13. At the time t1 immediately after starting exposure of Fig. 14, writing scan is performed in order

from the first row in accordance with the scan timing line (a). However, timing of a row selection signal is only taken in the period (A), thus, a cycle of row selection performed in accordance with the scan timing line (a) becomes 3τ . No row is scanned in the periods (B) and (C).

[0053]

In addition, although the scan timing lines (a), (b) and (c) overlap with each other at the time t2 in Fig. 15, in the actual timing of a row selection signal, row selection is performed in the period (A) on the scan timing line (a), row selection is performed in the period (B) on the scan timing line (b), and row selection is performed in the period (C) on the scan timing line (c). A cycle of row selection performed in accordance with each scan timing line becomes 3t.

[0054]

Next, Fig. 16 is an example of output light according to the multi-gradation exposure method shown in Fig. 13. In this case, since Tab: Tbc: Tca = (3/7)n τ : (6/7) τ : (12/7)n τ (=1:2:4), exposure of 2^3 = 8 gradations can be performed.

[0055]

First, an example of the first row will be described. At the time of gradation [0], all writing data according to the image data writing scan timing line (a), (b) and (c) are turned OFF. As a result, all output light is turned OFF, and an exposure time for a photosensitive material becomes zero. At the time of gradation [5], writing data according to the image data writing scan timing lines (a), (b) and (c) are turned ON, OFF and ON, respectively. As a result, output light is turned ON for the time of Tab + Tca, and an exposure time for a photosensitive material becomes $(15/7)n\tau$. At the time of

gradation [7], all writing data according to the image data writing scan timing lines (a), (b) and (c) are turned ON. As a result, output light is turned ON for the time of Tab + Tba + Tca, and an exposure time for a photosensitive material becomes 3nt.

[0056]

In this way, multi-gradation exposure in which a gradation level and an exposure time for a photosensitive material are proportionate to each other can be performed. In addition, multi-gradation exposure in which a gradation level and an exposure time for a photosensitive material are proportionate to each other for the n-th row as for the first row can be performed.

[0057]

As described above, according to the present invention, the exposure period T_0 of eight gradations becomes $6n\tau$, and exposure can be performed at a speed higher than the exposure period $8n\tau$ of the aforementioned conventional method.

100581

Here, according to the multi-gradation exposure method of the present invention, an effect of high-speed exposure becomes remarkable compared with the conventional method as the number of gradations increases. This point will be hereinafter described in detail. Now, the number of gradations is assumed to be 2^g . Then, according to the present invention, the number of image data writing scan timing lines is g, and a ratio of interval of each scan timing line becomes 1:2:4: : $2^{(g-1)}$ [g is a positive integer]. In addition, a cycle of row selection performed in accordance with each scan timing line becomes gt. Thus, the exposure period T_0 at the time when

the number of gradations is 2^g is represented by the following expression:

[0059]

 $T_0 = 2qnt [sec] \cdots (2)$

Exposure periods T_0 according to the present invention and the conventional method will be hereinafter compared specifically. Table 1 shows an example of comparison of the exposure periods T_0 according to the conventional method and the present invention.

[0060]

[Table 1]

[Condition] $\tau = 20 \mu s$

Number of rows n	2040	2044	2046	2047	4095
Number of exposure gradations 2 ^g	2 ⁸ =256	2 ⁹ =512	2 ¹⁰ =1024	2 ¹¹ =2048	2 ¹² =4096
Exposure period T ₀ according to the conventional method [sec]	10.44	20.93	4 1.90	83.85	335.46
Exposure period T ₀ according to the present invention [sec]	0.65	0.74	0.82	0.90	1.97

[0061]

Numerical values in this Table 1 are calculated from expressions (1) and (2), respectively. A numerical value of the condition is set for, in particular, two-dimensional exposure of a high-definition stationary image (the number of pixels in one side is 2000 or more, and the number of image gradations is approximately 256). In addition, it is necessary to set the number of exposure gradations larger than the number of gradations of an image taking into account correction of a gradation curve, or the like, and the number of exposure gradations is set to 256 to 4096. In addition, a writing time τ for one row is set to 20 μ s.

[0062]

As it is evident from the result of Table 1, compared with the conventional method, an exposure speed in the case of the present invention is 16 times as high in 256 gradations and approximately 170 times as high in 4096 gradations. It is seen that a remarkable effect is realized in accordance with the increase in the number of gradations.

[0063]

Note that, although the number of gradations is assumed to be 2^g (g is a positive integer) in the above-mentioned embodiment, the present invention acts effectively with the other numbers of gradations. Now, in the case in which the number of gradations is assumed to be h, the number of image data writing scan timing lines is assumed to be g (g is a minimum integer satisfying the condition $2^g \ge h$). The exposure period T_0 is calculated according to expression (2).

[0064]

Fig. 17 shows a relationship between an exposure period and the number of gradations according to the present invention. The exposure period is extremely reduced compared with the exposure period according to the conventional method in any number of gradations. Note that, as it is evident in Fig. 17, the present invention is most effective when the number of gradations is 2^g (g is a positive integer).

[0065]

In addition, in the present invention, an interval of each scan timing (Tab:Tbc:.....) is desirably set strictly to geometric series of 2 $(1:2:....:2^{(g-1)})$ and, more specifically, desirably (Tab:Tbc:.....) = $(1:2:....:2^{(g-1)})$ gnt / $(2^g - 1)$. In addition, (Tab:Tbc:.....) needs to be an integer times a basic

cycle gt for performing row selection according to time division with the plural (g) scan timing lines. Therefore, it is desirable that n = k ($2^g - 1$) {k is a positive integer}. However, actually, the number of rows n exists in which n is not equal to k ($2^g - 1$) {k is a positive integer}. As one of solving means in this case, when the actual number of rows of an element is assumed to be n', an interval of each scan timing line (Tab:Tbc:....) is set to (Tab:Tbc:.....) = (1:2::2^{(g-1)}) gnt / (2^g - 1) with a minimum value of n, which is equal to k ($2^g - 1$) {k is a positive integer} equal to or larger than n', as the imaginary number of rows. In this way, although (n - n') rows are in excess of the actual number of rows n' of the element, this excess rows only have to be scanned as dummy rows.

[0066]

As an example, in the case in which n'=2000 and $2^g=2048$ {g = 11}, the imaginary row n is assumed to be n = k (2^g-1) {k is a positive integer} = 2047 {k = 1}. Consequently, (Tab:Tbc:.....) can be strictly set as (Tab:Tbc:.....) = (1:2:.....: $2^{(g-1)}$) gn τ / (2^g-1) = (1:2:.....:1028) g τ . In this case, although (n - n') = 48 rows are in excess, they only have to be scanned as dummy rows.

[0067]

Moreover, in the present invention, the interval of each scan timing line (Tab:Tbc:.....) may be set as an interval that does not have a problem practically rather than setting it strictly as geometric series of 2. As an example, in the case in which it is assumed that n = 2000 and the number of scan timing lines g = 11, (Tab:Tbc:.....) is set as (Tab:Tbc:.....) = (1:2:4:....:256:512:977). Although the last number of the sequence on the right side is not geometric series of 2, since

Scanned 1/36/2668

series of the sequence on the right side is 2000, (Tab:Tbc:.....) is an integer times the basic cycle $g\tau$ of row selection, and row selection scanning according to the set interval becomes possible. Here, since the last number is 977, forty-seven combinations are redundant out of the value of 2^g (= 2048), and the final number of gradations is $2^g-47=2001$. However, even in the case of 2001 gradations, if there is no problem practically, the effect of the present invention can be realized sufficiently.

[0068]

Next, an efficiency of utilizing light according to the exposure method of the present invention will be described. When n = k (2g - 1) {k is a positive integer}, according to the present invention, the exposure period T_0 is equal to $2gn\tau$, and the exposure time Te for a photosensitive material Te is equal to $gn\tau$. Therefore, an efficiency of utilizing light η is represented as η = (Te / T0) x 100 = 50%, and a sufficient efficiency of utilizing light that does not have a problem practically can be realized without depending upon the number of rows and the number of gradations.

[00691

At the time of a condition in which n is not equal to $k (2^g - 1)$ {k is a positive integer}, scanning is performed in the imaginary number of rows n' with k as a positive integer as described above, and an excessive scanning time for a dummy row (n'-n) is required. Therefore, an efficiency of utilizing light may decline to 50% or less. However, the decline is small and is not a problem practically.

[0070]

Note that in the two-dimensional matrix type spatial

optical modulation element that can be used in the embodiment described above, the circuit for maintaining states of light emission and non-emission of a pixel portion (see Fig. 1) is constituted by the n-MOS-FET and the accumulation capacitor Cstg. However, if no problem occurs in operation without the accumulation capacitor Cstg, it is possible to eliminate this accumulation capacitor.

[0071]

In addition, although the circuit of Fig. 1 is constituted by a monocrystal semiconductor, it may be constituted by a polycrystal semiconductor as shown in Fig. 18. This pixel portion circuit of Fig. 18 consists of an MOS-FET of pixels formed on a glass substrate 50 by a poly- Si TFT process. Note that, in the figure, reference numeral 51 denotes a gate insulating film; 52, interlayer insulating films; 53, a pixel electrode (A1); 54, a source electrode; 55, a gate electrode; and 56, a drain electrode.

[0072]

In addition, as in the example shown in Fig. 19, the pixel portion circuit may be constituted by an amorphous semiconductor. This pixel portion circuit of Fig. 19 consists of an MOS-FET of pixels formed on a glass substrate 60 by an a- Si TFT process. Note that, in the figure, reference numeral 61 denotes a gate insulating film (SiNx); 62, an interlayer insulating film; 63, a pixel electrode (A1); 64, a source electrode; 65, a gate electrode; 66, a drain electrode; and 67, a channel protection film (SiNx).

[0073]

In addition, a complex structure may be adopted in which a peripheral drive circuit is constituted by a monocrystaal

semiconductor and a pixel portion is constituted by a polycrystal semiconductor or an amorphous semiconductor.

[0074]

As shown in Fig. 20, the circuit for maintaining states of light emission or non-emission of the pixel portion may be constituted by a binary memory circuit such as an SRAM circuit as shown in Fig. 20. In the example of Fig. 20, when data of 1 or 0 is supplied from data signals Vd and /Vd and, at the same time, a pulse enabling data writing in the SRAM is given to a row selection signal /WE, the data of 1 or 0 is written in the SRAM, and the output voltage Vs is held. The liquid crystal performs optical modulation in accordance with the written data, and the state is maintained until data of the SRAM is renewed anew.

[0075]

In addition, as the optical modulation element, one provided with a mirror element, whose deflection angle changes according to a voltage, may be used. In this element, when the written data is 1, the deflection angle of the mirror is stabilized in one direction, and light incident vertically is reflected at one angle. On the other hand, when the data is 0, the deflection angle of the mirror is stabilized in the other direction, and the light incident vertically is reflected at the other angle. In the case in which the two-dimensional matrix type optical modulation element constituted by such a mirror element is applied to the multi-gradation exposure method of the present invention, only one reflected light from the element can be focused to expose a photosensitive material as output light directly.

[0076]

In addition, as the optical modulation element, one provided with a light-emitting element as an optical modulation portion may be used. Examples of such a light-emitting element include an inorganic thin film EL (electroluminescent) element that emits light by an electric field, an organic EL (electroluminescent) element serving as a carrier injection type light-emitting element that emits light by a current, an LED constituted by a compound semiconductor, and the like. In the case in which the two-dimensional matrix type optical modulation element constituted by such a light-emitting element is applied to the multi-gradation method of the present invention, light emitted from the element can be focused to expose a photosensitive material as output light directly.

[0077]

As an example, an equivalent circuit of a pixel portion of a two-dimensional matrix type spatial optical modulation element having the inorganic thin film EL element that emits light by an electric field as an optical modulation portion is shown in Fig. 21. In this Fig. 21, reference numeral 70 denotes a thin film EL; 71, a pixel electrode thereof; and 72, an opposed electrode.

[0078]

In this circuit, data of 1 or 0 is written in a TR1 of a MOS-FET from the data signal Vd according to a selection pulse of the row selection signal Vg. The output voltage Vs of the TR1 is held at a voltage with which a TR2 of the MOS-FET comes into a conduction state sufficiently when the written data is 1. The output voltage Vs is held at a voltage with which the TR2 comes into a non-conduction state sufficiently when the written data is 0. The output voltage Vs of the TR1 is held

until new data is written. The think film EL 70 is connected to the TR2 in series, one side of the TR2 is connected to the ground potential Vss, and the opposed electrode 72 of the thin film EL 70 is connected to a common power supply Vac.

[0079]

Vac supplies an AC voltage, representatively a voltage in the order of 20 kHz, 100 Vrms. When the TR2 is in the conduction state, a voltage Vel between the TR2 and the thin film EL 70 becomes substantially Vac, and the thin film 70 emits light. When the TR2 is in the non-conduction state, the voltage Vel between the TR2 and the thin film EL 70 becomes lower than a voltage with which the thin film EL 70 emits light, and the thin film EL 70 does not emit light. Therefore, the light emission is maintained if the data 1 is written, and the light emission is not performed any more if the data 0 is written.

[0080]

In addition, Fig. 22 is a sectional view of a pixel portion of a two-dimensional matrix type spatial optical modulation element using a thin film EL. In this example, a pixel circuit 81 as shown in Fig. 21 is formed on a semiconductor substrate 80, and a pixel electrode (reflection film of metal such as Al) 83 is formed via an interlayer insulating layer 82. Moreover, an insulating layer 84, an EL light-emitting layer (as an example, ZnS:Mn thin film) 85, an insulating layer 86, and an opposed transparent electrode (ITO, etc.) 87 are laminated in order to form the pixel portion. The common power supply Vac is supplied to the opposed transparent electrode 87. Light emitted from the EL light-emitting layer 85 is reflected by the pixel electrode 83 to finally exit upwards in Fig. 22.

[0081]

Note that it is also possible to combine the multi-gradation exposure method of the present invention with other gradation exposure method (area gradation, optical intensity modulation method, dither method, etc.).

[Brief Description of the Drawings]

- [Fig. 1] Sectional view of a pixel portion of a spatial optical modulation element that can be used in the present invention
- [Fig. 2] An equivalent circuit of the pixel portion of the above-mentioned spatial optical modulation element
- [Fig. 3] A schematic view showing an optical modulation optical system using the above-mentioned spatial optical modulation element
- [Fig. 4] An explanatory view showing a relationship between a liquid crystal layer voltage and a liquid crystal orientation position
- [Fig. 5] A graph showing each voltage and an output light waveform of the above-mentioned pixel portion
- [Fig. 6] An equivalent circuit diagram of a two-dimensional matrix type spatial optical modulation element
- [Fig. 7] A schematic graph showing a driving method of the two-dimensional matrix type spatial optical modulation element
- [Fig. 8] A schematic view of an exposure system using the spatial optical modulation element
- [Fig. 9] A schematic graph showing an exposure sequence for a photosensitive material in a conventional multi-gradation exposure method
- [Fig. 10] A schematic graph showing row selection signal timing and a scan timing line in the conventional method

- [Fig. 11] A timing chart of write scanning according to the conventional multi-gradation exposure method
- [Fig. 12] A schematic graph showing a modulation state of output light according to the conventional multi-gradation exposure method
- [Fig. 13] A timing chart of scanning in the multi-gradation exposure method of the present invention
- [Fig. 14] A schematic graph showing row selection signal timing and a scan timing line at one time in Fig. 13
- [Fig. 15] Schematic graphs showing row selection signal timing and a scan timing line at another time in Fig. 13
- [Fig. 16] A schematic graph showing a modulation state of output light according to the multi-gradation exposure method of the present invention
- [Fig. 17] A graph showing a relationship between an exposure period and the number of gradations according to the present invention
- [Fig. 18] A sectional view of a pixel portion constituted by a polycrystal semiconductor
- [Fig. 19] A sectional view of a pixel portion constituted by a monocrystal semiconductor
- [Fig. 20] A sectional view of a pixel portion constituted by an SRAM circuit
- [Fig. 21] An equivalent circuit diagram of a pixel portion consisting of a thin film EL
- $[\mbox{Fig. 22}] \mbox{ A sectional view of a pixel portion consisting} \\ \mbox{of a thin film EL} \\$

[Description of Reference Numerals]

1 Two-dimensional matrix type spatial optical modulation element

- 2 PBS
- 3 Light source
- 4 Condensing lens
- 5 Shutter
- 6 Projection lens
- 7 Photosensitive material
- 8 Image signal generation device
- 10 p-type silicon semiconductor substrate
- 11 n- MOS-FET
- 12 Charge accumulation capacitor
- 13 Drain area
- 14 Source area
- 15 Gate oxide film
- 16 Gate electrode
- 17 p+ area
- 18 Oxide film
- 19 poly- Si film
- 20 First interlayer insulating film
- 21 First layer Al wiring
- 22 Source electrode
- 23 Drain electrode
- 24 Second interlayer insulating film
- 25 Pixel electrode (second layer Al)
- 26 Orientation film
- 27 Opposed transparent substrate
- 28 Opposed transparent common electrode
- 29 Orientation film
- 50 Glass substrate
- 51 Gate insulting film
- 52 Interlayer insulating film

- 53 Pixel electrode (Al)
- 54 Source electrode
- 55 Gate electrode
- 56 Drain electrode
- 60 Glass substrate
- 61 Gate insulating film (SiNx)
- 62 Interlayer insulating film
- 63 Pixel electrode (Al)
- 64 Source electrode
- 65 Gate electrode
- 66 Drain electrode
- 67 Channel protection film (SiNx)
- 70 Thin film EL
- 71 Pixel electrode
- 72 Opposed electrode
- 80 Semiconductor substrate
- 81 Pixel circuit
- 82 Interlayer insulating layer
- 83 Pixel electrode
- 84 Insulating layer
- 85 EL light-emitting layer
- 86 Insulating layer
- 87 Opposed transparent electrode

- 10 SUBSTRATE
- 12 CHARGE ACCUMULATION CAPACITOR Cstg
- 13 DRAIN AREA
- 14 SOURCE AREA
- 15 GATE OXIDE FILM
- 16 GATE ELECTRODE
- 18 OXIDE FILM
- 19 poly-Si FILM
- 20 FIRST INTERLAYER INSULATING FILM
- 21 FIRST LAYER Al
- 22 SOURCE ELECTRODE
- 23 DRAIN ELECTRODE
- 24 SECOND INTERLAYER INSULATING FILM
- 25 PIXEL ELECTRODE (SECOND LAYER A1)
- 26 ORIENTATION FILM
- 27 OPPOSED TRANSPARENT SUBSTRATE
- 28 OPPOSED TRANSPARENT COMMON ELECTRODE
- 29 ORIENTATION FILM
- 30 FERROELECTRIC LIQUID CRYSTAL

FIG. 3

- 1 SPATIAL OPTICAL MODULATION ELEMENT
- 3 LIGHT SOURCE
- S POLARIZED LIGHT WAVE

OPPOSED TRANSPARENT SUBSTRATE SIDE

OUTPUT LIGHT

FIG. 4

INCIDENT POLARIZED LIGHT AXIS

- 1 IMAGE DATA
- 2 CONTROL SIGNAL
- 3 IMAGE SIGNAL DRIVE CIRCUIT
- 4 ROW SELECTION DRIVE CIRCUIT

FIG. 8

- 1 REFLECTION TYPE SPATIAL OPTICAL MODULATION ELEMENT
- 3 LIGHT SOURCE
- 4 CONDENSING LENS
- 5 SHUTTER
- 6 PROJECTION LENS
- 7 PHOTOSENSITIVE MATERIAL
- 8 IMAGE SIGNAL GENERATION DEVICE

- 1. CONVEY PHOTOSENSITIVE MATERIAL
- 2. CONVEY FIRST PHOTOSENSITIVE MATERIAL
- 3. EXPOSURE PERIOD $T_0 = 2n\tau$ OR MORE
- 4. FIXED PERIOD OF PHOTOSENSITIVE MATERIAL
- 5. CONVEY NEXT PHOTOSENSITIVE MATERIAL
- 6. SHUTTER
- 7. WRITE [OFF ON ENTIRE SURFACE]
- 8. WRITE [IMAGE DATA]
- 9. WRITE [OFF ON ENTIRE SURFACE]
- 10. ROW SELECTION SIGNAL
- 11. OUTPUT LIGHT
- 12. PHOTOSENSITIVE MATERIAL EXPOSURE TIME
- 13. FIRST ROW PIXEL

- 14. SECOND ROW PIXEL
- 15. N-TH ROW PIXEL
- 16. OUTPUT LIGHT CONFORMS TO IMAGE DATA

- 1 ROW SELECTION SIGNAL
- 2 WRITE IMAGE DATA
- 3 WRITE OFF ON ENTIRE SURFACE
- 4 SCAN TIMING LINE (WRITE IMAGE DATA)
- 5 SCAN TIMING LINE (WRITE OFF)

FIG. 11

- 1 EXPOSURE PERIOD $T_0 = 8n\tau$
- 2 SCAN TIMING LINE (WRITE IMAGE DATA)
- 3 SCAN TIMING LINE (WRITE OFF)

FIG. 12

- 1 EXAMPLE OF FIRST ROW
- 2 GRADATION
- 3 EXPOSURE PERIOD $T_0 = 8n\tau$
- 4 MAXIMUM PHOTOSENSITIVE MATERIAL EXPOSURE TIME $T_0 = 7n\tau$

FIG. 13

- 1 EXPOSURE PERIOD $T_0 = 6 n\tau$
- 2 SCAN TIMING LINE (WRITE IMAGE DATA)
- 3 SCAN TIMING LINE (WRITE OFF)

- 1 EXPOSURE PERIOD $T_0 = 6 n\tau$
- 2 EXAMPLE OF FIRST ROW

- 3 GRADATION
- 4 EXAMPLE OF N-TH ROW
- 5 GRADATION
- 6 SCAN TIMING LINE (WRITE IMAGE DATA)
- 7 SCAN TIMING LINE (WRITE OFF)

EXPOSURE PERIOD To

NUMBER OF GRADATIONS h

FIG. 18

- 50 GLASS SUBSTRATE
- 51 GATE INSULATING FILM
- 52 INTERLAYER INSULATING FILM
- 53 PIXEL ELECTRODE (A1)
- 54 SOURCE ELECTRODE
- 55 GATE ELECTRODE
- 56 DRAIN ELECTRODE

FIG. 19

- 60 GLASS SUBSTRATE
- 61 GATE INSULATING FILM (SiNx)
- 62 INTERLAYER INSULATING FILM
- 63 PIXEL ELECTRODE (Al)
- 64 SOURCE ELECTRODE
- 65 GATE ELECTRODE
- 66 DRAIN ELECTRODE
- 67 CHANNEL PROTECTION FILM (SiNx)

COMMON POWER SUPPLY Vac

- 80 SUBSTRATE
- 81 PIXEL CIRCUIT
- 82 INTERLAYER INSULATING LAYER
- 83 PIXEL ELECTRODE
- 84 INSULATING LAYER
- 85 EL LIGHT-EMITTING LAYER
- 86 INSULATING LAYER
- 87 OPPOSED ELECTRODE (TRANSPARENT ELECTRODE)